PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-349229

(43) Date of publication of application: 15.12.2000

(51)Int.Cl.

H01L 25/065

H01L 25/07

H01L 25/18

(21)Application number: 2000-139323

(71)Applicant: HITACHI LTD

(22)Date of filing:

13.03.1991

(72)Inventor: SAKUTA TOSHIYUKI

ITO KAZUYA

ISHIHARA MASAMICHI YAMAGUCHI YASUNORI

KASAMA YASUHIRO **UDAGAWA SATORU**


MIYAMOTO EIJI MATSUNO YOICHI SATO HIROSHI **NOZOE ATSUSHI**

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To enhance a semiconductor device in memory capacity by a method wherein a first and a second lead address terminal and corresponding control terminals are made to overlap with each other in a vertical direction and connected in common, and a first and a second memory chip are housed in a package separating data input/output terminals from each other.

SOLUTION: A DRAM package is equipped with DRAM sub-chips A and B. An address multiplex system is adopted in the sub-chips A and B, and an address space is designated in an alternative way in accordance with 13-bit X address signals X0 to X12 and Y address



Searching PAJ

Page 2 of 2

signals Y0 to Y12 fed in a time division way through the intermediary of 13 address input terminal A0 to A12. The data input pads Din and data output pads Dout of the sub-chips A and B are each connected to the data input terminal Din and data output terminal Dout of the DRAM package in common. The address input pads A0 to A12 of the sub-chips A and B are connected to the address input pads A0 to A12 of the DRAM package in common.

LEGAL STATUS

[Date of request for examination].

12.05.2000

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3249805

[Date of registration]

09.11.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-349229 (P2000-349229A)

(43)公開日 平成12年12月15日(2000.12.15)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

H01L 25/065 25/07 25/18 H01L 25/08

Z

審査請求 有 請求項の数4 OL (全 43 頁)

(21)出願番号

特願2000-139323(P2000-139323)

(62)分割の表示

特願平3-74530の分割

(22)出願日

平成3年3月13日(1991.3.13)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 作田 俊之

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72)発明者 伊藤 和弥

東京都青梅市今井2326番地 株式会社日立

製作所デパイス開発センタ内

(74)代理人 100081938

弁理士 徳若 光政


最終頁に続く

(54) 【発明の名称】 半導体装置

(57) 【要約】

【課題】 簡単な構成で記憶容量の増大を実現した半導体装置を提供する。

【解決手段】 同一の構成にされた第1と第2のメモリチップの各々に対応して第1のリードと第2のリードを設け、かかる第1と第2のリードのうちアドレス端子及び制御端子の対応するもの同士を上下に重ね合わせて共通接続し、データ入出力端子をそれぞれ独立に分離させた状態で上記第1と第2のメモリチップを1つのパッケージに収納する。



【特許請求の範囲】

【請求項1】 同一の構成にされた第1と第2のメモリチップと、

上記第1のメモリチップに対応して設けられた第1のリードと、

上記第2のメモリチップに対応して設けられた第2のリードと、

上記第1と第2のリードのうちアドレス端子及び制御端子の対応するもの同士を上下に重ね合わせて共通接続し、データ入出力端子をそれぞれ独立に分離させた状態 ¹⁰で上記第1と第2のメモリチップを1つのパッケージに収納してなることを特徴とする半導体装置。

【請求項2】 請求項1において、

上記第1と第2のメモリチップは、その表面と直角をなす方向であって表面部が異なる向きに重ね合わされて積層化されてなり、

上記第1のリードと第2のリードのうち、上記共通接続されるリードに対応された第1と第2のメモリチップのポンディングパッドとの接続は、ワイヤボンディングにより対応するもの同士が同じになるようミラー反転形態 20 に接続されてなることを特徴とする半導体装置。

【請求項3】 請求項1又は2において、

上記第1と第2のリードは同じパターンのリードからなり、前記データ入出力端子に対応したリードは、上記第1と第2のメモリチップの両方のデータ入出力端子に対応されて設けられ、そのうちの半分がダミーリードとされてなることを特徴とする半導体装置。

【請求項4】 請求項3において、

上記第1と第2のメモリチップと上記第1と第2のリードとは、上記第1と第2のメモリチップの各々の表面に、上記第1と第2のリードの各々が電気絶縁性をもって貼りつけられてなるLOC技術により組み立てられるものであることを特徴とする半導装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体装置に関し、 主に2つのメモリチップを用いて記憶容量の増大を実現 するものに利用して特に有効な技術に関するものであ る。

[0002]

【従来の技術】ダイナミック型メモリセルが格子状に配置されてなるメモリアレイを基本構成とするDRAMチップがあり、このようなDRAMチップを基本構成とするDRAMパッケージがある。従来のDRAMパッケージは、通常、1個のDRAMチップを搭載し、そのボンディングパッドは、ワイヤボンディングにより、外部端子と一体化されたリードフレームの対応するリードと接続される。

【0003】1個のDRAMチップを搭載するDRAM パッケージについては、例えば、特願平1-65838 ⁵⁰ 2

号等に記載されている。

[0004]

【発明が解決しようとする課題】近年、DRAMチップの高集積化及び大容量化は著しく、そのチップ面積は増大の一途である。このため、DRAMチップを搭載するDRAMパッケージも次第に大型化される傾向にあり、これによってDRAMパッケージからなるメモリシステム等の実装効率が思うように改善されないという問題が生じた。

【0005】これに対処するため、例えば図65なしい 図67に示されるように、複数のサブチップ(この明細 書では、1個のパッケージが複数の半導体チップによっ て構成されるとき、このパッケージを構成する複数の半 導体チップのそれぞれをサブチップと称する)を1個の パッケージに搭載するいくつかの方法が提案されてい る。すなわち、図65では、セラミック等からなる配線 基板7Aの表面に、複数個のサブチップ1E~1Iが搭 載される。また、図66では、リードフレーム3の上 に、まず比較的大きなサブチップ1Jが搭載され、この サブチップ1 Jの上に、比較的小さな2個のサブチップ 1K及び1Lが対向すべく搭載される。サブチップ1J ならびに1K及び1Lの対応するパッドは、ハンダバン プ10を介して互いに結合され、さらにサブチップ11 に設けられたボンディングパッドが、ボンディングワイ ヤ5を介して対応する外部端子すなわちアウターリード 3 Bと結合される。一方、図67では、まずサブチップ 1 Nが配線基板 7 B上にダイボンドされ、サブチップ 1 N上に設けられたパッドが、ボンディングワイヤ8を介 して配線基板7Bの対応するメタライズ部11にボンデ ィングされる。そして、サブチップ1Nがモールド樹脂 9により被覆され、その表面が平らに整形された後、サ ブチップ1Mが積み重ねて搭載される。

【0006】なお、図66及び図67のチップ搭載方式 については、それぞれ特開昭61-284951号及び 特開昭62-283634号公報に記載されている。

【0007】ところが、半導体チップの高集積化及び大容量化が進むにしたがって、上記のようなチップ搭載方法にも次のような問題点があることが、本願発明者等によって明らかとなった。すなわち、図65の場合、複数のサプチップ1E~1Iが同一平面上に搭載されるため、搭載する半導体チップの数に応じて配線基板7Aの面積が増大し、パッケージサイズも大型化する。一方、図66の場合、下に搭載されるサブチップ1Jは、ボンディングワイヤ5を引き出すためのパッド分だけ上のサブチップ1K及び1Lより大きくなくてはならず、例えばDRAMチップ等のように、同じ製造プロセスで形成された同一サイズのサブチップを使ってパッケージを構成することができない。また、図67の場合、特に下側のサブチップ1Nの放熱が阻害されるとともに、配線基板7Bを必要とするためにパッケージサイズの縮小化が

制限される。さらに、いずれの場合も、例えばリードフレームに直接的にワイヤボンディングする従来のパッケージ方法に比較して、製造工程が複雑化し、製品歩留まりが低下するという問題が生じる。

【0008】この発明の目的は、簡単な構成で記憶容量の増大を実現した半導体装置を提供することにある。この発明の前記ならびにその他の目的と新規な特徴は、この明細書の記述及び添付図面から明らかになるであろう。

[0009]

【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、次の通りである。すなわち、同一の構成にされた第1と第2のメモリチップの各々に対応して第1のリードと第2のリードを設け、かかる第1と第2のリードのうちアドレス端子及び制御端子の対応するもの同士を上下に重ね合わせて共通接続し、データ入出力端子をそれぞれ独立に分離させた状態で上記第1と第2のメモリチップを1つのパッケージに収納する。

【0010】上記手段によれば、2つメモリチップを用 20 いて2倍の記憶容量を持つ半導体装置を簡単に得ることができる。

[0011]

【実施例】1. ダブルチップパッケージ方式による128メガDRAMパッケージ

1. 1. DRAMパッケージの概要

図1には、この発明が適用されたいわゆる128メガ (この明細書では、1メガをもって2の20乗とする) DRAMパッケージの一実施例のブロック図が示され、図2には、その一実施例のタイミング図が示されている。これらの図をもとに、まずこの実施例のDRAMパッケージの概要とそのチップ選択方式について説明する。なお、この明細書では、本発明によるチップ搭載方式をダブルチップパッケージ方式と称する。ダブルチップパッケージ方式による具体的なチップ搭載方法とその特徴にについては、『1.4.DRAMパッケージのパッケージ形態』を参照されたい。

【0012】1.1.1.ブロック構成

この実施例のDRAMパッケージ (1) は、図1に示されるように、2個のDRAMサブチップA (1A) 及び 40 B (1B) を含む。これらのサブチップは、それぞれいわゆる64メガの記憶容量を有し、書き込みデータ及び読み出しデータは、データ入力端子Din又はデータ出力端子Doutを介してそれぞれ1ビット単位で入力又は出力される。一方、サブチップA及びBは、いわゆるアドレスマルチプレクス方式を採り、そのアドレス空間は、13個のアドレス入力端子A0~A12を介して時分割的に供給される13ビットのXアドレス信号 (ロウアドレス信号) X0~X12ならびにYアドレス信号

(カラムアドレス信号) Y0~Y12に従ってそれぞれ 50

4

択一的に指定される。サブチップA及びBのデータ入力パッドDin及びデータ出力パッドDoutは、DRAMパッケージのデータ入力端子Din及びデータ出力端子Doutにそれぞれ共通結合され、アドレス入力パッドA0~A13は、DRAMパッケージのアドレス入力端子A0~A13にそれぞれ共通結合される。

【0013】DRAMサブチップA及びBには、さら に、外部端子RASB及びCASBならびにWEBから 対応するポンディングパッドを介して、起動制御信号と なるロウアドレスストローブ信号RASB(ここで、そ れが有効とされるとき選択的にロウレベルとされるいわ ゆる反転信号又は反転信号線については、その名称の末 尾にBを付して表す。以下同様)及びカラムアドレスス トローブ信号CASBならびにライトイネーブル信号W EBが供給される。また、アドレス入力端子A13から 対応するボンディングパッドを介してチップ選択信号と なるΧアドレス信号Χ13が供給されるとともに、2個 の外部端子VCC1及びVCC2から対応するポンディ ングパッドVCC1及びVCC2を介して外部電源電圧 VCCが供給され、外部端子VSS1及びVSS2から 対応するポンディングパッドVSS1及びVSS2を介 して回路の接地電位が供給される。なお、外部電源電圧 VCCは、+5 Vのような正の電源電圧とされ、後述す るように、サブチップA及びBの降圧部により降圧され た後、各サブチップの動作電源電圧となる。

【0014】1. 1. 2. チップ選択方式 サブチップA及びBは、ロウアドレスストローブ信号R ASB及びカラムアドレスストローブ信号CASBがロウレベルとされることによって選択的に選択状態とされ、ライトイネーブル信号WEBの論理レベルによってその動作モードが設定される。アドレス入力端子A $0\sim$ A12には、図2に示されるように、ロウアドレスストローブ信号RASBの立ち下がりに同期してXアドレス信号X $0\sim$ X12が供給され、カラムアドレスストローブ信号CASBの立ち下がりに同期してYアドレス信号 Y $0\sim$ Y12が供給される。

【0015】この実施例において、サブチップA及びBは、さらにチップ選択信号すなわちXアドレス信号X13の論理レベルに従って、その選択状態が選択的に指定される。すなわち、Xアドレス信号X13がロウレベルとされるとき、DRAMパッケージでは、図2に実線で示されるように、サブチップAが選択状態とされる。一方、Xアドレス信号X13がハイレベルとされると、DRAMパッケージでは、図2に点線で示されるように、サブチップBの内部制御信号CSがハイレベルとされ、サブチップBの内部制御信号CSがハイレベルとされ、サブチップBが選択状態とされる。これらの結果、64メガDRAMサブチップA及びBは、そのいずれか一方が択一的に選択状態とされるものとなり、これによってDRAMパッケージは、各サブチップの2倍すなわち1

28メガ×1ビットの記憶容量を有するものとなる。言うまでもなく、DRAMパッケージとしての消費電力は、サブチップA及びBが択一的に選択状態とされることで、これらのサブチップ1個分の消費電力に相当する比較的小さなものとなる。

【0016】1. 2. DRAMサブチップの概要 図3には、図1のDRAMパッケージを構成する64メガDRAMサブチップの一実施例の標準仕様表が示され、図4には、その一実施例のブロック図が示されている。また、図5には、図4の64メガDRAMサブチッ 10プの一実施例の基板配置図が示され、図6には、その一実施例のアドレス割り付け図が示されている。これらの図をもとに、この実施例のDRAMパッケージを構成する64メガDRAMサブチップA及びBの具体的構成と仕様及びアドレス選択方式ならびに動作の概要について説明する。なお、サブチップA及びBは基本的に同一の構成とされるため、この章の説明ではサブチップA及びBを区別しない。

【0017】1.2.1.標準仕様

この実施例の64メガDRAMサブチップは、図3に示 20 されるように、所定のパッドに対するボンディングが選 択的に実施されることで、64メガワード×1ビット

(以下、例えば64メガ×1ビットのように略称する) 及び16メガ×4ビットならびに8メガ×8ビットの3 種類のビット構成をとりうる。サブチップが64メガ× 1 ビットのビット構成とされるとき、そのアドレス空間 は、前述のように、13ビットのXアドレス信号X0~ X12ならびにYアドレス信号Y0~Y12によって択 一的に指定される。一方、サブチップが16メガ×4ビ ットのビット構成とされるとき、そのアドレス空間は、 13ビットのXアドレス信号X0~X12と11ビット のYアドレス信号Y0~Y10に従って択一的に指定さ れる。また、サブチップが8メガ×8ビットのビット構 成とされるとき、そのアドレス空間は、13ビットのX アドレス信号X0~X12と10ビットのYアドレス信 号Y0~Y9に従って択一的に指定される。つまり、こ の実施例の64メガサブチップでは、ロウアドレス空間 が常に13ビットのXアドレス信号によって指定され、 そのリフレッシュサイクルも、64ms (ミリセカン) ド:1000分の1秒) を周期として8キロ (この明細 40 書では、1キロをもって2の10乗とする) サイクルに 統一される。

【0018】次に、64メガDRAMサブチップのパッケージ形態は、いわゆるSOJ(Small Out-line J-bend)型パッケージとされ、その外形寸法は、特に制限されないが、300ミル×850ミル(ここで、ミルは1000分の1インチを表す)とされる。パッケージには、最大32個のピンすなわち外部端子が用意される。サブチップは、前述のように、アドレスマルチプレクス方式を採り、そのロウアドレス空間50

6

は、ビット構成にかかわらず13ビットのXアドレス信 号X0~X12によって指定される。このため、アドレ ス入力端子として使用されるピン数は、チップ選択信号 となるXアドレス信号X13を含めて、サブチップのビ ット構成に関係なく14個となる。一方、サブチップが 64メガ×1ビットのビット構成とされるとき、書き込 みデータ及び読み出しデータは、前述のように、データ 入力端子Din又はデータ出力端子Doutを介して1 ピット単位で入力又は出力される。ところが、サブチッ プが16メガ×4ビット又は8メガ×8ビットのビット 構成とされる場合には、書き込みデータ及び読み出しデ ータは、共通のデータ入出力端子DIO0~DIO3あ るいはDIOO~DIO7を介して4又は8ピット単位 で入力又は出力される。このとき、サブチップには、読 み出しデータの出力タイミングを設定するための出力イ ネーブル信号OEBが供給され、起動制御信号すなわち クロックを供給するために供されるピン数は4本とな る。これらの結果、各サブチップで使用されるピンの合 計数は、64メガ×1ビットのビット構成において23 個、16メガ×4ビットのビット構成において26個、 8メガ×8ビットのビット構成において32個となる。 【0019】さらに、64メガDRAMサブチップは、 所定のテストモードを備え、このテストモードにおい て、同時に読み出される8ビットの記憶データを与えら れた期待値データと比較照合する並列テスト機能を備え る。このとき、並列テストの試験結果は、すべての出力 端子又は入出力端子から共通に出力される。一方、サブ チップは、選択されたワード線に結合される複数のメモ リセルに記憶データを連続して入力又は出力するための 高速カラムモードすなわちファーストページ (Fast Page) モード及びスタッチックカラム (Stat ic Column) モードならびにニブル (Nibb 1 e) モードを備える。このうち、ニブルモードは、サ ブチップが64メガ×1ビットのビット構成とされると

【0020】1.2.2.ブロック構成 この実施例の64メガDRAMサブチップは、図4に示されるように、そのアドレス空間が8キロすなわち81 92のロウアドレス及びカラムアドレスからなるメモリアレイ201をその基本構成とする。このメモリアレイは、実質的に同図の垂直方向に平行して配置され各ロウアドレスに対応される8192本のワード線と、水平方向に平行して配置され各カラムアドレスに対応される819248192すなわび相補ピット線の交点には、8192×8192すなわ

きに有効とされ、最大32ビットの記憶データを連続し

て入力又は出力する。また、ファーストページモード及

びスタッチックカラムモードは、いずれのビット構成に

おいても有効とされ、最大8キロビットすなわち819

2ピットの記憶データを連続して入力又は出力すること

ができる。

ち67108864つまりいわゆる64メガ個のダイナミック型メモリセルが格子状に配置される。これにより、この実施例のサブチップは、いわゆる64メガビットの記憶容量を持つものとされる。なお、この実施例のDRAMサブチップにおいて、メモリアレイは、後述するように、実際には4個のメモリブロックに分割され、各メモリブロックは、さらにそれぞれが4個のサブアレイからなる4個のマットに分割される。ブロック構成に関する以下の説明は、メモリアレイを1個とみなして進められる。

【0021】メモリアレイ201を構成するワード線は、ワードドライバ202を介してXアドレスデコーダ203に結合される。Xアドレスデコーダには、Xプリデコーダ204から所定のプリデコード信号が供給され、さらにRAS2系クロック発生部210から内部制御信号XDGが供給される。Xプリデコーダには、Xアドレスバッファ205から内部アドレス信号BX0~BX12が供給され、Xアドレス信号X13をもとに形成される内部制御信号CSが供給される。さらに、Xアドレスバッファには、アドレス入力パッドA0~A13を20介してXアドレス信号X0~X13が時分割的に供給され、モード設定部223から内部制御信号TCD及びCSAが供給される。

【0022】Xアドレスバッファ205は、アドレス入 カパッドA0~A13を介して時分割的に供給されるX アドレス信号X0~X13を取り込み、これをもとに内 部アドレス信号BX0~BX12ならびに内部制御信号 CSを形成する。このうち、内部制御信号CSはXプリ デコーダ204, RAS2系クロック発生部210, ラ イトアンプ218及びデータ出力バッファ221に供給 30 され、これらのブロックを選択的に動作状態とするため のいわゆるチップ選択信号として用いられる。この実施 例において、内部制御信号CSがハイレベルとされる論 理条件は、後述するように、内部制御信号CSA及びT CDつまりはパッドF1~F3ならびにTCに対するボ ンディングが選択的に実施されることで、選択的に切り 換えられる。なお、これらのボンディングオプションに ついては、『1.5.DRAMサブチップのボンディン グオプション』を参照されたい。

【0023】 Xプリデコーダ204は、Xアドレスバッ 40ファ205から供給される内部アドレス信号BX0~B X12を2ピット又は3ピットずつ組み合わせてデコードすることで、所定のプリデコード信号を形成する。これらのプリデコード信号は、Xアドレスデコーダ203に供給されるとともに、その一部は、メモリブロックやマットならびにサブアレイを選択的に活性化するために供される。この実施例において、Xプリデコーダ204は、Xアドレスバッファから供給される内部制御信号CSに従って選択的に動作状態とされる。これにより、サブチップが非選択状態とされるときの無駄な動作電流が50

8

削減され、DRAMパッケージとしての低消費電力化が 推進される。

【0024】Xアドレスデコーダ203は、Xプリデコ ーダ204から供給されるプリデコード信号を組み合わ せることにより、メモリアレイの対応するワード線を択 一的に選択するための選択信号を形成する。これらの選 択信号は、ワードドライバ202を介してメモリアレイ の対応するワード線に伝達され、これによって対応する ワード線が所定の選択レベルとされる。周知のように、 ワード線が選択レベルとされることで、このワード線に 結合される8192個のメモリセルが一斉に選択状態と され、その保持データが対応する相補ビット線に出力さ れる。これらの保持データは、このままでは破壊される が、センスアンプ206の対応する単位増幅回路によっ てその信号振幅が所定のレベルに増幅されることで、対 応するメモリセルに再書き込みされる。DRAMサプチ ップでは、センスアンプ206の8192個の単位増幅 回路が一斉に動作状態とされるとき、比較的大きな動作 電流を必要とする。このため、センスアンプが動作状態 とされるかどうか、言い換えるならばワード線の選択動 作が行われるかどうかをもって、各サブチップの活性化 の有無を表している。言うまでもなく、非選択状態とさ れるサブチップは活性化されないことが低消費電力化の 上では大事なことであるが、チップ選択信号の入力タイ ミングによってはDRAMパッケージを構成する2個の サブチップを同時に活性化しなくてはならない場合も生 じる。このような場合には、ライトアンプ218又はデ ータ出力バッファ221による記憶データの入力又は出 力動作のみが内部制御信号CSに従って選択的に実行さ れる。

【0025】次に、メモリアレイを構成する相補ビット 線は、センスアンプ206の対応する単位増幅回路に結 合され、さらに対応するスイッチMOSFETを介して コモンIO線217に選択的に接続される。センスアン プ206は、メモリアレイの各相補ビット線に対応して 設けられる8192個の単位増幅回路と同数対のスイッ チMOSFETとを含む。このうち、センスアンプの各 単位増幅回路は、RAS2系クロック発生部210から 図示されない所定の内部制御信号が供給されることで選 択的にかつ一斉に動作状態とされる。この動作状態にお いて、各単位増幅回路は、選択されたワード線に結合さ れる8192個のメモリセルからメモリアレイ201の 対応する相補ビット線を介して出力される微小読み出し 信号を増幅し、ハイレベル又はロウレベルの2値読み出 し信号とする。一方、センスアンプの各対のスイッチM **OSFETには、Yアドレスデコーダ207からビット** 線選択信号がそれぞれ供給される。これらのスイッチM OSFETは、対応するビット線選択信号がハイレベル とされることで選択的にオン状態となり、メモリアレイ の対応する相補ビット線とコモン I O線 2 1 7 とを選択

的に接続する。

【0026】 Yアドレスデコーダ207には、Yプリデコーダ208からプリデコード信号が供給されるとともに、CAS系クロック発生部213から内部制御信号YDGが供給される。Yプリデコーダ208には、Yアドレスバッファ209から内部アドレス信号BY0~BY12が供給され、Yアドレスバッファ209には、アドレス入力パッドA0~A12を介してYアドレス信号Y0~Y12が時分割的に供給される。

【0027】 Yアドレスバッファ209は、アドレス入 10 カパッドA0~A12を介して時分割的に供給されるY アドレス信号Y0~Y12を取り込み、これらのYアドレス信号をもとに内部アドレス信号BY0~BY12を形成して、Yプリデコーダ208に供給する。Yプリデコーダ208は、内部アドレス信号BY0~BY12を2又は3ピットずつ組み合わせてデコードすることで所定のプリデコード信号を形成して、Yアドレスデコーダ207に供給する。Yアドレスデコーダ207は、これらのプリデコード信号を組み合わせることで、対応する上記ピット線選択信号を択一的にハイレベルとする。 20

【0028】メモリアレイ201の指定された相補ビット線が選択的に接続状態とされるコモンIO線217は、ライトアンプ218の出力端子に結合されるととも、メインアンプ220の入力端子に結合される。ライトアンプ218の入力端子は、データ入力バッファ219の出力端子に結合され、このデータ入力バッファの入力端子は、データ入力パッドDinに結合される。ライトアンプ218には、上記内部制御信号CSが供給されるとともに、WE系クロック発生部215から内部制御信号WPが供給される。一方、メインアンプ220の出力端子は、データ出力バッファ221の出力端子に結合され、このデータ出力バッファ221の出力端子は、データ出力バッドDoutに結合される。データ出力バッファ221には、CAS系クロック発生部213から内部制御信号DOCが供給される。

【0029】データ入力バッファ219は、DRAMサプチップが書き込みモードで選択状態とされるとき、データ入力パッドDinを介して供給される書き込みデータをライトアンプ218に伝達する。ライトアンプ218は、DRAMサブチップが書き込みモードで選択状態とされ内部制御信号CS及びWPがハイレベルとされるとき、選択的に動作状態とされる。ライトアンプは、この動作状態において、データ入力バッファ219から伝達される書き込みデータをもとに所定の相補書き込み信号を形成し、コモンIO線217を介してメモリアレイ201の選択された1個のメモリセルに書き込む。一方、メインアンプ220は、DRAMサブチップが読み出しモードで選択状態とされるとき、メモリアレイ201の選択された1個のメモリセルからコモンIO線217を介して出力される読み出し信号をさらに増幅し、読50

10

み出しデータとしてデータ出力バッファ221に伝達する。データ出力バッファ221は、DRAMサブチップが読み出しモードで選択状態とされ内部制御信号DOCがハイレベルとされることで、選択的に動作状態とされる。この動作状態において、データ出力バッファ221は、メインアンプ220から出力される読み出しデータをデータ出力バッドDoutを介してサブチップの外部に送出する。つまり、この実施例のDRAMサブチップでは、チップ選択信号となる内部制御信号CSに従ってライトアンプ218及びデータ出力バッファ221が選択的に動作状態とされ、記憶データの入力又は出力動作が選択的に実行されるものとなる。

【0030】DRAMサブチップは、さらに、制御回路 を構成するRASパッファ212とRAS1系クロック 発生部211及びRAS2系クロック発生部210、C ASバッファ214及びCAS系クロック発生部213 ならびにWEバッファ216及びWE系クロック発生部 215を備え、モード設定部223及び降圧部222を 備える。このうち、RASバッファ212には、入力パ ッドRASBを介してロウアドレスストローブ信号RA SBが供給され、その出力信号はRAS1系クロック発 生部211に供給される。RAS1系クロック発生部2 11の出力信号は、RAS2系クロック発生部210に 供給されるとともに、サブチップの所定の各部に供給さ れる。RAS2系クロック発生部210には、さらに上 記内部制御信号CSが供給され、その出力信号は、内部 制御信号XDGとしてXアドレスデコーダ203に供給 されるとともに、サブチップの所定の各部に供給され る。RAS1系クロック発生部211及びRAS2系ク ロック発生部210は、RASバッファ212を介して 入力されるロウアドレスストローブ信号RASBをもと に、ワード線選択動作やセンスアンプ206の制御に必 要な各種内部制御信号を形成する。前述のように、RA S2系クロック発生部210の動作は、内部制御信号C Sによって制御される。その結果、Xアドレスデコーダ 203やワードドライバ202及びセンスアンプ206 の動作が選択的に実行され、これによってサブチップが 選択的に活性化される。

【0031】一方、CAS系クロック発生部213には、入力パッドCASBを介してカラムアドレスストローブ信号CASBが供給され、その出力信号はCAS系クロック発生部213に供給される。CAS系クロック発生部213の出力信号は、内部制御信号YDG及びDOCとしてYアドレスデコーダ207及びデータ出力バッファ221に供給されるとともに、サブチップの所定の各部に供給される。CAS系クロック発生部213は、CASパッファ214を介して入力されるカラムアドレスストローブ信号CASBをもとに、相補ビット線の選択動作やメインアンプ220及びデータ出力パッファ221の制御に必要な各種内部制御信号を形成する。

同様に、WEバッファ216には、入力パッドWEBを 介してライトイネーブル信号WEBが供給され、その出 カ信号はWE系クロック発生部215に供給される。W E系クロック発生部215の出力信号は、内部制御信号 WPとしてライトアンプ218に供給されるとともに、 サブチップの所定の各部に供給される。WE系クロック 発生部215は、WEパッファ216を介して入力され るライトイネーブル信号WEBをもとに、ライトアンプ 218の制御に必要な内部制御信号WP等を形成する。. 【0032】さらに、モード設定部223には、パッド 10 F1~F3ならびにTCを介して所定のモード制御信号 が供給され、その出力信号は、内部制御信号CSA及び TCDとしてXアドレスバッファ205に供給される。 モード設定部223は、パッドF1~F3ならびにTC を介して供給されるモード制御信号をもとに、サブチッ プのビット構成やチップ選択条件を設定するための各種 内部制御信号を形成する。一方降圧部222は、電源電 圧入力パッドVCC1及びVCC2を介して供給される 外部電源電圧VCCをもとに、所定の内部電源電圧VC Lを形成し、サブチップの各部に動作電源として供給す 20 る。この実施例において、内部電源電圧VCLは、+ 3. 3 Vのような比較的絶対値の小さな正の電源電圧と

される。 【0033】1.2.3.基本レイアウト この実施例の64メガDRAMサブチップにおいて、メ モリアレイ201は、前述のように、4個のメモリブロ ック0~3に分割され、これらのメモリブロックは、さ らにそれぞれが4個のサブアレイ0~3からなる4個の マット0~3に分割される。各メモリブロック及びマッ トを構成するサブアレイ0~3は、図5に示されるよう 30 に、ワード線を半導体基板面のX軸すなわち短辺方向に 延長すべく配置され、隣接する2個のサプアレイ0及び 1ならびにサブアレイ2及び3の間には、図示されない センスアンプが配置される。そして、これらのセンスア ンプに対応して、それぞれ2組のコモンIO線217が 設けられる。サブアレイ0~3の内側には、対応するワ ードドライバ202及びXアドレスデコーダ203が配 置される。各メモリブロックを構成するマット0~3 は、それぞれ2個ずつ対をなし、各対のマットの間に は、Yアドレスデコーダ207が配置される。これらの 40 Yアドレスデコーダは、両側の2個のマットすなわち8 個のサブアレイによって共有される。各メモリブロック の中間には、ライトアンプ218及びメインアンプ22 0を含むリードライト回路がそれぞれ配置される。半導 体基板面のY軸すなわち長辺方向の中央部には、複数の ポンディングパッドが直線状に配置される。後述するよ うに、DRAMパッケージを構成する一対のサブチップ A及びBは、互いに向かい合って搭載される。このよう に、ポンディングパッドを半導体基板面のY軸の中央部 に直線状に配置することで、ポンディングパッドの面対 50 12

称性を確保できるとともに、従来のLOC(Lead On Chip)方式によるチップ搭載方法を適応できる。なお、図5の基板配置図は、各部のレイアウトサイズやボンディングパッドの絶対数等を規制するものではない。

【0034】この実施例において、サブアレイ0~3 は、特に制限されないが、実質的に512本のワード線 と2048組の相補ビット線とを含み、いわゆる1メガ ビットの記憶容量をそれぞれ有する。したがって、各マ ットは、1メガ×4すなわちいわゆる4メガビットの記 **憶容量をそれぞれ有するものとされ、各メモリブロック** は、4メガ×4すなわちいわゆる16メガビットの記憶 容量をそれぞれ有するものとされる。これにより、DR AMサプチップは、合計16メガ×4すなわち64メガ ピットの記憶容量を有するものとされる。なお、この実 施例では、DRAMサブチップが選択状態とされると き、図5に斜線で示されるように、4個のサブアレイが 同時に活性化され、活性化される4個のサブチップから それぞれ隣接する2組、合計8組の相補ビット線が対応 するセンスアンプの2組、合計8組のコモンIO線に選 択的に接続される。つまり、各リードライト回路は、こ れらのコモンIO線に対応して設けられるそれぞれ2 個、合計8個のライトアンプ218及びメインアンプ2 20を含み、これらのライトアンプ及びメインアンプが 所定の組み合わせで動作状態とされることで、DRAM サブチップのビット構成が選択的に切り換えられるもの

【0035】1.2.4.アドレス割り当て DRAMサブチップには、前述のように、13ビットの Xアドレス信号X0~X12及びYアドレス信号Y0~ Y12が供給され、これらのアドレス信号に従ってサブ チップのアドレス空間が選択的に指定される。この実施 例において、サブアレイ0~3を構成する512本のワ ード線は、特に制限されないが、図6に示されるよう に、9ビットのXアドレス信号X0~X8に従って択一 的に指定され、2048組の相補ビット線は、11ビッ トのYアドレス信号Y0~Y1-0に従って択一的に指定 される。各マットを構成する4個のサブアレイ0~3 は、2ビットのXアドレス信号X9及びX10に従って 択一的に指定され、各メモリブロックを構成する4個の マット0~3は、各1ビットのXアドレス信号X11及 びYアドレス信号Y11に従って択一的に指定される。 さらに、4個のメモリブロック0~3は、各1ビットの Xアドレス信号X12及びYアドレス信号Y12に従っ て択一的に指定される。

【0036】ところで、各サブアレイを構成する204 8組の相補ビット線は、前述のように、隣接する2組が 同時に選択状態とされるが、対応する2個のメインアン プがYアドレス信号Y0に従って選択されることから、 実質的にはYアドレス信号Y0~Y8に従って択一的に 指定される結果となる。最上位ピットのXアドレス信号 X12及びYアドレス信号Y12によるメモリブロック 0~3の選択も、実際には対応するメインアンプを選択 することによって実現される。

【0037】1. 3. DRAMパッケージのバリエーション

図7には、図3ないし図6の64メガDRAMサブチップをもとに構成される128メガDRAMパッケージの一実施例の製品一覧表が示されている。また、図8ないし図12には、図7の製品一覧表に記載される各DRA 10Mパッケージの一実施例のブロック図がそれぞれ示されている。これらの図をもとに、2個の64メガDRAMサブチップによって構成しうる128メガDRAMパッケージの種類とそれぞれの構成及び概要を説明する。なお、図8~図12のブロック図では、アドレス信号と入力及び出力データに関する信号線のみが示される。

【0038】1. 3. 1. 構成しうる128メガDRA Mパッケージの種類

この実施例の64メガDRAMサブチップは、前述のように、所定のボンディングが選択的に実施されることで、64メガ×1ビット又は16メガ×4ビットあるいは8メガ×8ビットの3種類のビット構成を採りうる。そして、同一のビット構成とされる2個のDRAMサブチップを組み合わせ、これらのサブチップを同時に又は選択的にアクセスすることで、図7に示されるような合計6種類の128メガDRAMパッケージを構成することができる。なお、64メガ×1ビットのDRAMサブチップ2個を組み合わせこれらのサブチップをチップ選択信号すなわちXアドレス信号X13に従って選択的にアクセスすることによって構成される128メガ×1ビットのDRAMパッケージは、前記図1の実施例に相当するため、説明を割愛する。

【0039】1.3.2.各種DRAMパッケージの概要

(1) 64メガ×1ビットのDRAMサブチップ2個を 同時アクセスする64メガ×2ビットのDRAMパッケージ

64メガ×1ビットのビット構成とされる2個の64メガDRAMサブチップA及びBを組み合わせ、これらのサブチップを同時アクセスすることによって、図8に示40されるような64メガ×2ビットの128メガDRAMパッケージを構成できる。このバリエーションにおいて、サブチップA及びBのアドレス入力パッドA0~A12には、13ビットのXアドレス信号X0~X12及びYアドレス信号Y0~Y12が共通にかつ時分割的に供給され、データ入力パッドDin及びデータ出力パッドDoutは、DRAMパッケージの対応するデータ入力端子Din1及びDin2ならびにデータ出力端子Dout1及びDout2にそれぞれ結合される。これにより、サブチップA及びBは、常に同時に選択状態とさ50

14

れ、記憶データの入力及び出力動作を1ビット単位でかつ並行して実行する。その結果、DRAMパッケージは、64メガ×2ビットのビット構成を持つものとされ、2ピットの記憶データを同時に入力又は出力する。このとき、サブチップA及びBに対するリフレッシュ動作は、同様に並行して実行されるため、DRAMパッケージとしてのリフレッシュサイクルも8キロサイクル/64msとなる。言うまでもなく、DRAMパッケージ全体としての消費電力は、64メガDRAMサブチップの消費電力の約2倍となる。

【0040】(2) 16メガ×4ビットのDRAMサブ チップ2個を選択アクセスする32メガ×4ビットのD RAMパッケージ

16メガ×4ビットのビット構成とされる2個の64メ ガDRAMサプチップA及びBを組み合わせ、これらの サブチップを選択アクセスすることによって、図9に示 されるような32メガ×4ピットの128メガDRAM パッケージを構成できる。このバリエーションにおい て、サプチップA及びBのアドレス入力パッドAO~A 12には、13ビットのXアドレス信号X0~X12な らびに11ビットのYアドレス信号Y0~Y10が共通 にかつ時分割的に供給され、さらにアドレス入力パッド A13を介して、チップ選択信号となるXアドレス信号 X13が供給される。各サブチップのデータ入出力パッ ドDIO0~DIO3は、DRAMパッケージの対応す るデータ入出力端子DIOO~DIO3にそれぞれ共通 結合される。これにより、サブチップAは、Xアドレス 信号X13がロウレベルとされるとき選択的に選択状態 とされ、記憶データの入力又は出力動作を単独で実行す る。また、サブチップBは、Xアドレス信号X13がハ イレベルとされるとき選択的に選択状態とされ、記憶デ 一夕の入力又は出力動作を単独で実行する。その結果、 DRAMパッケージは、32メガ×4ビットのビット構 成を持つものとされ、4ビットの記憶データを同時に入 カ又は出力する。このとき、サブチップA及びBに対す るリフレッシュ動作は同様に選択的に実行されるため、 DRAMパッケージとしてのリフレッシュサイクルは1 6キロサイクル/64msとなる。DRAMパッケージ 全体としての消費電力は、64メガDRAMサブチップ A及びBが選択的に活性化されることで、1個のサブチ ップの消費電力とほぼ同じ値となり、低消費電力化が図

【0041】(3)16メガ×4ビットのDRAMサブ チップ2個を同時アクセスする16メガ×8ビットのD RAMパッケージ

16メガ×4ビットのビット構成とされる2個の64メガDRAMサブチップA及びBを組み合わせ、これらのサブチップを同時アクセスすることによって、図10に示されるような16メガ×8ビットの128メガDRAMパッケージを構成できる。このパリエーションにおい

て、サブチップA及びBのアドレス入力パッドA0~A 12には、13ピットのXアドレス信号X0~X12な らびに11ビットのYアドレス信号Y0~Y10が共通 にかつ時分割的に供給される。また、各サブチップのデ ータ入出力パッドDIO0~DIO3は、DRAMパッ ケージの対応するデータ入出力端子DIO0~DIO7 にそれぞれ結合される。これにより、サブチップA及び Bは、常に同時に選択状態とされ、4ビットの記憶デー タの入力又は出力動作を並行して実行する。その結果、 DRAMパッケージは、16メガ×8ビットのビット構 10 成を持つものとされ、8ビットの記憶データを同時に入 カ又は出力する。このとき、サブチップA及びBに対す るリフレッシュ動作は同様に並行して実行されるため、 DRAMパッケージとしてのリフレッシュサイクルも8 キロサイクル/64msとなる。DRAMパッケージ全 体としての消費電力は、64メガDRAMサブチップA 及びBが同時に活性化されるため、これらのサブチップ の消費電力の約2倍となる。

【0042】(4) 8メガ×8ビットのDRAMサブチップ2個を選択アクセスする16メガ×8ビットのDR ²⁰AMパッケージ

8 メガ×8 ビットのビット構成とされる2個の64 メガ DRAMサブチップA及びBを組み合わせ、これらのサ ブチップを選択アクセスすることによって、図11に示 されるような16メガ×8ビットの128メガDRAM パッケージを構成できる。このバリエーションにおい て、サブチップA及びBのアドレス入力パッドA0~A 12には、13ビットのXアドレス信号X0~X12な らびに10ビットのYアドレス信号Y0~Y9が共通に かつ時分割的に供給され、さらにアドレス入力パッドA 30 13を介して、チップ選択信号となるXアドレス信号X 13が供給される。各サブチップのデータ入出力パッド DIO0~DIO7は、DRAMパッケージの対応する データ入出力端子DIO0~DIO7にそれぞれ共通結 合される。これにより、サブチップAは、Xアドレス信 号X13がロウレベルとされるとき選択的に選択状態と され、8ビットの記憶データの入力又は出力動作を単独 で実行する。また、サブチップBは、Xアドレス信号X 13がハイレベルとされるとき選択的に選択状態とさ れ、8ピットの記憶データの入力又は出力動作を単独で 40 実行する。その結果、DRAMパッケージは、16メガ ×8ビットのビット構成を持つものとされ、8ビットの 記憶データを同時に入力又は出力する。このとき、DR AMパッケージとしてのリフレッシュサイクルは16キ ロサイクル/64msとなり、パッケージ全体としての 消費電力は、サブチップ1個の消費電力とほぼ同じ値に 低消費電力化される。

【0043】(5) 8メガ×8ビットのDRAMサブチップ2個を同時アクセスする8メガ×16ビットのDRAMパッケージ

16

8 メガ×8 ピットのビット構成とされる2個の6 4 メガ DRAMサブチップA及びBを組み合わせ、これらのサ ブチップを同時アクセスすることによって、図12に示 されるような8メガ×16ビットの128メガDRAM パッケージを構成できる。このバリエーションにおい て、サブチップA及びBのアドレス入力パッドA0~A 12には、13ビットのXアドレス信号X0~X12な らびに10ピットのYアドレス信号Y0~Y9が共通に かつ時分割的に供給される。また、各サブチップのデー 夕入出力パッドDIO0~DIO7は、DRAMパッケ ージの対応するデータ入出力端子DIO0~DIO7な らびにDIO8~DIO15にそれぞれ結合される。こ れにより、サブチップA及びBは、常に同時に選択状態 とされ、8ビットの記憶データの入力又は出力動作を並 行して実行する。その結果、DRAMパッケージは、8 メガ×16ピットのピット構成を持つものとされ、16 ビットの記憶データを同時に入力又は出力する。このと き、DRAMパッケージとしてのリフレッシュサイクル は8キロサイクル/64msとなり、全体としての消費 電力は、各サプチップの消費電力の約2倍となる。

【0044】1. 4. DRAMパッケージのパッケージ 形態と製造方法

図13には、この発明が適用された128メガDRAM パッケージの一実施例の断面斜視図が示され、図14に は、その一実施例の平面図が示されている。また、図1 5には、図13及び図14のDRAMパッケージの一実 施例の断面構造図が示され、図16ないし図18には、 一実施例の切開平面図が示されている。さらに、図19 ないし図23には、図13及び図14のDRAMパッケ ージの製造工程に関する一実施例の工程処理図が示さ れ、図24には、そのリードフレームの一実施例の平面 図が示されている。加えて、図25ないし図31には、 この発明が適用されたDRAMパッケージのパッケージ 形態に関する他のいくつかの実施例の断面構造図又は平 面図が示されている。これらの図をもとに、この実施例 のDRAMパッケージのパッケージ形態及び製造方法な らびにその特徴と、各種の変形例について説明する。な お、これらの実施例は、128メガDRAMパッケージ の具体的な形状やサイズならびにポンディングパッドの 配置順序等について、なんら制約を与えるものではな

【0045】1.4.1.リード張合型パッケージの概 要

この実施例の128メガDRAMパッケージは、前述のように、2個の64メガDRAMサブチップA(1A:第1の半導体チップ)及びB(1B:第1の半導体チップ)を基本構成とする。これらのサブチップは、図15に示されるように、配線手段となるリードフレーム3をはさんで対向して搭載される。リードフレーム3は、パッケージ内部においてインナーリード3Aとなり、その

外部において、外部端子すなわちアウターリード3Bとなる。つまり、この実施例において、配線手段となるリードフレーム3は、パッケージの外部端子と実質的に一体化された構造とされる。封止後におけるDRAMパッケージは、いわゆるSOJ型パッケージとされ、その外部寸法は、図14に示されるように、その短辺が300ミルとされその長辺が850ミルとされる。なお、図15は、図14の平面図のA-B断面構造図に相当し、図16ならびに図17は、図15の断面構造図のC-DならびにE-F切開平面図に相当する。また、図15を含む以下の断面構造図において、サブチップ1A及び1Bの断面部分が各サブチップの短辺方向の断面に相当することは言うまでもない。

【0046】図15において、サブチップ1Aは、例え ばその両側を熱可塑性ポリイミドによりはさまれたポリ イミドの絶縁フィルム4を介して、一方のリードフレー ム (第1のリードフレーム) のインナーリード3Aaに 接合される。このリードフレームは、切断されることな くDRAMパッケージの外部端子すなわちアウターリー ド3Bと一体化される。サブチップ1AのY軸の中央部 20 に直線状に設けられる複数のボンディングパッドは、ボ ンディングワイヤ5を介して対応するインナーリード3 Aaに結合される。これらのインナーリードは、図16 に示されるように、通常の外部端子に対応して設けられ る比較的短いインナーリード3A1と、外部端子VCC 1及びVCC2間ならびに外部端子VSS1及びVSS 2間に設けられる電源電圧及び接地電位供給用の比較的 長いインナーリード3A2とに分けられる。このうち、 インナーリード3A1は、入力又は出力用パッドに対す るボンディングに供され、インナーリード3A2は、電 30 源電圧及び接地電位の供給やモード設定用パッドF1~ F3及びTCに対するポンディングに供される。つま り、この実施例のパッケージでは、電源電圧及び接地電 位をインナーリード3A2を介して任意の位置で供給で きるため、電源電圧又は接地電位供給線を短縮し、電源 ノイズを抑制して、DRAMサブチップ1A及び1Bの 動作を高速化できるものである。なお、ボンディングワ イヤ5には、アルミニウムや金、銅又はこれらの金属ワ イヤの表面を絶縁性樹脂で被覆した被覆ワイヤ等が用い られる。また、インナーリード及びパッド間の接合に は、LOC型パッケージにおける従来手法が採られ、熱 圧着に超音波振動を併用したポンディング法による接合 が行われる。周知のように、LOC型パッケージでは、 DRAMサブチップ1A及び1Bの形状による制限を受 けることなくインナーリード3Aを自由に引き回せるた め、相応してサブチップのサイズを大きくできるし、言 い換えればパッケージサイズを小型化できる。

【0047】一方、サブチップ1Bは、同様に絶縁フィルム4を介して他方のリードフレーム(第2のリードフレーム)のインナーリード3Abに接合される。このリ 50

18

ードフレームは、特に制限されないが、サブチップ1A 及び18の外縁に沿って切断され、さらにサブチップ1 Aに対応するリードフレームの対応するインナーリード 3 A a とそれぞれ接合される。このように、この実施例 のパッケージ形態は、対向する二つのリードフレームを 切断、接合するものであるため、リード張合型パッケー ジと称されるものである。なお、インナーリード3Ab は、図18に示されるように、樹脂封止型パッケージ2 の外縁にそって切断してもよい。前述のように、サブチ ップ1A及び1Bのボンディングパッドは、そのY軸す なわち長辺の中央部に直線状にかつ面対称に配置され る。その結果、上記のようにサブチップ1A及び1Bが 対向して配置されても、各サブチップ上におけるボンデ ィンダパッドの配置は一致するため、全く同一の製造工 程で形成された同一の2個のサブチップをもとにDRA・ Mパッケージを構成することができる。

【0048】リードフレームを介して接合されたサブチ ップ1A及び1Bは、モールド樹脂2によって封止され る。このモールド樹脂2には、パッケージの低応力化を 図る意味から、フェノール系硬化剤やシリコンゴム及び フィラーが添加されたエポキシ樹脂が用いられる。シリ コンゴムは、エポキシ系樹脂の弾性率及び熱膨張率を低 下させる作用がある。また、フィラーは、球形の酸化珪 素粒で形成され、同様に熱膨張率を低下させる作用があ る。パッケージの所定位置には、インデックスIDとな る切り込みが設けられる。この実施例において、サブチ ップ1Bに対応するリードフレームの切断部ならびにサ ブチップ1Aに対応するリードフレームとの接合部は、 樹脂封止型パッケージすなわちモールド樹脂2の内部に くるように設計される。これにより、リードフレームの 切断部及び接合部を保護し、DRAMパッケージの耐久 性を高めることができるものである。

【0049】1.4.2.リード張合型パッケージの製造方法

この実施例の128メガDRAMパッケージは、次の処理工程を経て製造される。すなわち、

(1) ペレット付け

サブチップ1A及び1Bは、絶縁フィルム4を介して対応するインナーリード3Aa又は3Abと接合される。 絶縁フィルム4は、図19に示されるように、ポリイミドの両側を熱可塑性ポリイミドの接着剤によってサンドイッチした3層構造の絶縁フィルムである。絶縁フィルム4は、予めヒータープレスにより加温・加圧されてインナーリード3Aa又は3Abと接合された後、さらにヒータープレス20によってサブチップ1A又は1Bと接合される。

【0050】(2)ワイヤポンディング

次に、図20に示されるように、サブチップ1A及び1BのY軸すなわち長辺方向の中央部に設けられたボンディングパッドとインナーリード3Aa及び3Abとの間

のボンディング処理が行われる。インナーリード3Aa 及び3Abは、予め対応するサブチップから遠ざかる方 向に折り曲げられる。ボンディング終了後、インナーリ ード3Abに接合されたサブチップ1Bは、インナーリ ード3Aaに接合されたサブチップ1Aの上に反転して 重ねられる。これにより、2個のサブチップ1A及び1 Bは、リードフレームをはさんで対向する形となり、各 インナーリードの対応するリードは、互いに接触する。

【0051】(3)リード切断及び接合 その対応するリードが互いに接触すべくインナーリード 10 3 A a の上に重ねられたインナーリード3 A b は、図2 1 に示されるように、レーザ装置21から発生されるY A G レーザビーム22により、各サブチップの外縁位置で切断され、同時に溶接接続される。これにより、インナーリード3 A a 及び3 A b の対応するリードは、それ

【0052】(4)封止

ぞれ電気的に結合された状態となる。

リードフレームをはさんで対向して張合されたサブチップ1A及び1Bは、図22に示されるように、モールド樹脂2により封止される。このとき、インナーリード3 20 Abの切断部ならびにインナーリード3Aaとの接合部は、モールド樹脂2すなわちレジン内に保護される。その結果、接合部を介する水分等の浸入を防止し、DRAMパッケージの耐久性を高めることができる。

【0053】(5)リード成形

モールド樹脂2によって封止されたパッケージは、図23に示されるように、サブチップ1Aに対応するリードフレームのアウターリード3Bが所定のプレス装置によって成形され、SOJ構造のDRAMパッケージ1が形成される。

【0054】1.4.3.リードフレーム及び絶縁フィルム

この実施例のリード張合型パッケージに用いられるリードフレームは、図24に示されるように、隣接するインナーリード3A及びアウターリード3B間の距離がほぼ等しくなるように設計される。これにより、各リード間の寄生容量が均一化され、リード間で誘発されるノイズ量が抑制されるとともに、相応してDRAMパッケージとしての信号伝達時間が縮小される。

【0055】一方、サブチップ1A及び1Bと各インナ 40 ーリード3Aとの間の接合に供される絶縁フィルム4 は、図24に斜線で示されるように、インナーリード3A1にそって櫛形に切断される。絶縁フィルムの熱膨張係数は、サブチップを形成する半導体基板やリードフレームのそれと比較的大きな隔たりを持つ。このため、絶縁フィルムの実質的な接合面積が大きな場合には、長い期間にわたる温度変化にともなう仲縮によって絶縁フィルムの接合部が剥離するおそれがある。上記のように、絶縁フィルム4をインナーリード3A1にそって櫛形に切断し、その実質的な接合面積を削減することで、絶縁 50

20

フィルムの剥離を抑制し、DRAMパッケージの耐久性 及び信頼性を高めることができるものである。

【0056】1.4.4.その他のパッケージ形態 128メガDRAMパッケージのパッケージ形態は、図 25ないし図31に示されるようないくつかの変形例を 採ることができる。すなわち、図25では、ポリイミド 系樹脂からなる絶縁フィルム4でコーティングされたリ ードフレーム3A1の上面に、サブチップ1Bがその裏 面をリードフレーム側に向けるべく接合され、その下面 には、サブチップ1Aがその表面をリードフレーム側に 向けるべく接合される。このとき、サブチップ1Bとイ ンナーリード3A1ならびにインナーリード3A1とサ ブチップ1Aは、それぞれワイヤボンディングに要する 所定の距離だけ互いにずらされる。その後、インナーリ ード3A1とサブチップ1Aとの間がLOC技術により ワイヤボンディングされ、インナーリード3A1とサブ チップ1Bとの間が通常方法によりワイヤボンディング される。

【0057】一方、図26に示されるように、下側のサブチップ1Aとインナーリード3A1とがハンダバンプ10によってボンディングされる場合には、前述のように、サブチップ1A及び1Bは実質的にずらす必要がない。

【0058】次に、前記リード張合形パッケージにおいて、サブチップ1A及び1Bに対応する二つのリードフレームは、図27のように、切断せずにそのままアウターリード3Bまで延長することも可能である。この場合、DRAMパッケージの耐久性を保持するためには、リードフレームの接合部を介して水分等が浸入するのを防ぐ対策が必要となる。

【0059】図28のように、2個のサブチップ1A及び1Bを同一平面上に並べて搭載しうるリードフレームを実現できる場合には、これらのサブチップの接合及びワイヤボンディングが終了した時点で、リードフレームを折り曲げ線にそって折り曲げ、図29に示されるようなDRAMパッケージを形成することができる。この場合、サブチップ1A及び1Bの背面をポリイミド系樹脂からなる絶縁フィルム4によって接着固定した後、モールド樹脂2によって封止すればよい。

【0060】さらに、サブチップ1A及び1Bは、図30に示されるように、ハンダバンプ6を介して配線基板となるリードフレームに結合することができる。また、図31に示されるように、リード張合パッケージ方式により接合された2対のサブチップ1A及び1Bならびに1C及び1Dを、その表面に直角をなす方向に積み重ね、リードフレームの対応するリードをそれぞれ共通結合することによって、4個のサブチップからなるDRAMパッケージを実現することも可能である。この場合も、DRAMパッケージの耐久性を高めるため、サブチップ1Cに対応するリードフレームの切断部ならびにそ

のサブチップ1Aに対応するリードフレームとの接合部をモールド樹脂2の内部にもってくることが望ましい。 【0061】1.5.DRAMサブチップのボンディングオプション

図32には、この発明が適用された64メガDRAMサブチップのボンディングオプションに関する一実施例の一覧表が示されている。また、図33ないし図38には、前記図1ならびに図8ないし図12の128メガDRAMパッケージの一実施例のパッド接続図がそれぞれ示されている。これらの図をもとにこの実施例のDRA 10MサブチップのボンディングオプションとDRAMパッケージのパッド接続区は、各パッド及びリード間の接続関係を説明するためのものであって、パッド及びリードの具体的な配列やサイズに制約を与えるものではない。【0062】この実施例の64メガDRAMサブチップには、そのビット構成やチップ選択条件を設定するため

には、そのビット構成やチップ選択条件を設定するための4個のボンディングパッドF1~F3ならびにTCが用意される。このうち、パッドF1及びF2は、図32から明らかなように、DRAMサブチップのビット構成を設定するために用いられる。また、パッドTCは、DRAMサブチップを選択アクセスするか同時アクセスするかを設定し、パッドF3は、DRAMサブチップが選択アクセスされる場合にチップ選択信号となるXアドレス信号X13のいずれの論理レベルで選択状態とするかを設定するために用いられる。なお、パッドF1~F3ならびにTCは、サブチップの初期の状態においていずれのリードにも接続されない非接続状態NC(No Connect)とされ、必要に応じて選択的に電源電圧供給用のインナーリード3A2すなわち電源電圧供給用30リードVCCとワイヤボンディングされる。

【0063】すなわち、パッドF1及びF2がともに電 源電圧供給用リードVCCに結合されるとき、DRAM サブチップは、64メガ×1ビットのビット構成とさ れ、データ入力パッドDin又はデータ出力パッドDo u tを介して記憶データを1ビット単位で入力又は出力 する。このとき、図33に示されるように、パッドTC が電源電圧供給用リードVCCに結合されると、サブチ ップはチップ選択信号すなわちXアドレス信号X13に 従って選択的に活性化されるものとなり、前記図1のD 40 RAMパッケージを構成するサブチップA(1A)及び B (1B) に対応するものとなる。そして、パッドF3 が電源電圧供給用リードVCCに結合されるとき、サブ チップはXアドレス信号X13がロウレベルしであるこ とを条件に選択的に選択状態とされ、パッドF3が非接 続状態NCとされるとき、Xアドレス信号X13がハイ レベルHであることを条件に選択的に選択状態とされ る。サブチップA及びBのデータ入力パッドDinは、 DRAMパッケージのデータ入力端子Dinに対応する リードに共通結合され、データ出力パッドDoutは、

22

データ出力端子Doutに対応するリードに共通結合される。

【0064】一方、図34に示されるように、パッドF1及びF2がともに電源電圧供給用リードVCCに結合されしかもパッドTCが非接続状態NCとされるとき、サブチップは、64メガ×1ビットのビット構成とされかつXアドレス信号X13の論理レベルに関係なく常時選択状態とされるものとなって、前記図8のDRAMパッケージを構成するサブチップA及びBに対応するものとなる。このとき、サブチップAのデータ入力パッドDin及びデータ出力パッドDoutは、DRAMパッケージのデータ入力端子Din0及びデータ出力端子Dout0に対応するリードにそれぞれ結合され、サブチップBのデータ入力パッドDin及びデータ出力パッドDoutは、データ入力端子Din1及びデータ出力パッドDoutは、データ入力端子Din1及びデータ出力端子Dout1に対応するリードにそれぞれ結合される。

【0065】次に、パッドF1が電源電圧供給用リード VCCに結合されパッドF2が非接続状態NCとされる とき、DRAMサブチップは、16メガ×4ビットのビ ット構成とされ、データ入出力パッドDIOO~DIO 3を介して記憶データを4ビット単位で入力又は出力す る。このとき、図35に示されるように、パッドTCが 電源電圧供給用リードVCCに結合されると、サブチッ プは、Xアドレス信号X13に従って選択的に活性化さ れるものとなり、前記図9のDRAMパッケージを構成 するサブチップA及びBに対応するものとなる。そし て、さらにパッドF3が電源電圧供給用リードVCCに 結合されるとき、サブチップはXアドレス信号X13が ロウレベルしであることを条件に選択的に選択状態とさ れ、パッドF3が非接続状態NCとされるとき、Xアド レス信号X13がハイレベルHであることを条件に選択 的に選択状態とされる。サブチップA及びBのデータ入 出力パッドDIO0~DIO3は、DRAMパッケージ のデータ入出力端子DIOO~DIO3に対応するリー ドにそれぞれ共通結合される。

【0066】一方、図36に示されるように、パッドF1が電源電圧供給用リードVCCに結合されパッドF2が非接続状態NCとされるとともにパッドTCが非接続状態NCとされるとき、サブチップは、16メガ×4ピットのピット構成とされかつ常時選択状態とされるものとなって、前記図10のDRAMパッケージを構成するサブチップA及びBに対応するものとなる。このとき、サブチップAのデータ入出力パッドDIO0~DIO3は、DRAMパッケージのデータ入出力端子DIO0~DIO3に対応するリードにそれぞれ結合され、サブチップBのデータ入出力パッドDIO0~DIO3は、データ入出力端子DIO4~DIO7に対応するリードにそれぞれ結合される。

【0067】さらに、パッドF1及びF2がともに非接 続状態NCとされるとき、DRAMサブチップは、8メ

ガ×8ピットのビット構成とされ、データ入出力パッド DIO0~DIO7を介して記憶データを8ピット単位 で入力又は出力する。このとき、図37に示されるよう に、パッドTCが電源電圧供給用リードVCCに結合さ れると、サブチップは、Xアドレス信号X13に従って 選択的に活性化され、前記図11のDRAMパッケージ を構成するサブチップA及びBに対応するものとなる。 そして、さらにパッドF3が電源電圧供給用リードVC Cに結合されると、サプチップはXアドレス信号X13 がロウレベルしであることを条件に選択状態とされ、パ 10 ッドF3が非接続状態NCとされると、Xアドレス信号 X13がハイレベルHであることを条件に選択状態とさ れる。サブチップA及びBのデータ入出力パッドDIO 0~DIO7は、DRAMパッケージのデータ入出力端 子DIO0~DIO7に対応するリードにそれぞれ共通 結合される。

【0068】一方、図38に示されるように、パッドF 1及びF2ならびにTCがどもに非接続状態NCとされると、サプチップは、8メガ×8ビットのビット構成とされかつ常時選択状態とされるものとなって、前記図1 20 2のDRAMパッケージを構成するサプチップA及びBに対応するものとなる。このとき、サプチップAのデータ入出力パッドDIO0~DIO7は、DRAMパッケージのデータ入出力端子DIO0~DIO7に対応するリードにそれぞれ結合され、サブチップBのデータ入出力パッドDIO0~DIO7は、データ入出力端子DIO8~DIO15に対応するリードにそれぞれ結合される。

【0069】1.6.チップ選択の具体的方法 図39には、この発明が適用された64メガDRAMサ 30 ブチップに含まれるXアドレスバッファ205の一実施 例の回路図が示されている。また、図40ないし図44 には、DRAMパッケージのチップ選択方式の他の実施 例のブロック図及びタイミング図がそれぞれ示されてい る。これらの図をもとに、この実施例の128メガDR AMパッケージのチップ選択の具体的方法とチップ選択 方式の他の実施例について説明する。なお、以下の回路 図において、そのチャンネル(バックゲート)部に矢印 が付されるMOSFET(金属酸化物半導体型電界効果 トランジスタ。この明細書では、MOSFETをして絶 40 縁ゲート型電界効果トランジスタの総称とする)はPチャンネル型であって、矢印の付されないNチャンネルM OSFETと区別して示される。

【0070】1.6.1.選択活性化の方法とXアドレスパッファの構成

この実施例の64メガDRAMサブチップのチップ選択は、前述のように、実質的にXアドレスパッファ205から出力される内部制御信号CSの論理レベルに従って選択的に決定され、この内部制御信号CSの論理レベルは、Xアドレス信号X13の論理レベルとポンディング50

24

パッドTC及びF3に関するポンディングが実行されるかどうかに従って選択的に設定される。

【0071】パッドTCは、図39に示されるように、モード設定部223の対応する入力回路IC3に結合され、その出力信号すなわち内部制御信号TCDがパッドTCのボンディング状態に応じて選択的にハイレベル又はロウレベルとされる。すなわち、パッドTCが非接続状態NCとされるとき、内部制御信号TCDはロウレベルとされるとき、内部制御信号TCDはハイレベルとされる。同様に、パッドF3は、モード設定部223の対応する入力回路IC2に結合され、その出力信号すなわち内部制御信号CSAは、パッドF3が非接続状態NCとされるときロウレベルとされ、電源電圧供給用リードVCCに結合されるときハイレベルとされる。これらの内部制御信号TCD及びCSAは、Xアドレスバッファ205に供給される。

【0072】Xアドレスバッファ205は、図39に示 されるように、その入力端子がアドレス入力パッドA1 3に結合される入力回路 I C 1を含む。この入力回路 I C1は、ロウアドレスストローブ信号RASBがハイレ ベルとされ内部制御信号RASOがハイレベルとされる ことで選択的に伝達状態とされ、アドレス入力パッドA 13を介して時分割的に供給されるチップ選択信号すな わちXアドレス信号X13を取り込む。入力回路IC1 の出力信号は、内部信号X13としてセレクタSEL1 の一方の入力端子に供給されるとともに、インバータに よって反転された後、反転内部信号X13Bとしてセレ クタSEL1の他方の入力端子に供給される。セレクタ SEL1の第1の制御端子には、モード設定部223か ら上記内部制御信号CSAが供給され、その第2の制御 端子には、ノアゲートNO1の出力信号すなわち内部信 号RCSが供給される。

【0073】ここで、ノアゲートNO1の一方の入力端 子には、カラムアドレスストローブ信号CASBに従っ て形成される内部制御信号CAS1が供給され、その他 方の入力端子には、ナンドゲートNA1の出力信号が供 給される。このナンドゲートNA1の一対の入力端子に は、ロウアドレスストローブ信号RASBをもとに形成 される反転内部制御信号RASOB及びRAS1Bがそ れぞれ供給される。これにより、ナンドゲートNA1の 出力信号は、反転内部制御信号RASOB又はRAS1 Bのいずれかがロウレベルとされるとき選択的にハイレ ベルとされ、ノアゲートNO1の出力信号すなわち内部 信号RCSは、ナンドゲートNA1の出力信号がハイレ ベルとされあるいは内部制御信号CAS1がハイレベル とされるとき、選択的にロウレベルとされる。つまり、 内部制御信号RCSは、DRAMサブチップが非選択状 態とされる間ならびにDRAMサブチップが選択状態と されてから反転内部制御信号RASOB又はRAS1B

がロウレベルとされあるいは内部制御信号CAS1がハイレベルとされるまでの間、ハイレベルとされ、ほぼDRAMサブチップが選択状態とされる間、ロウレベルとされる。

【0074】内部信号RCSがハイレベルとされると き、セレクタSEL1は伝達状態とされ、内部信号RC Sがロウレベルとされると非伝達状態とされる。この伝 達状態において、セレクタSEL1は、内部制御信号C SAがロウレベルであると、反転内部信号X13Bをさ らに反転して後段のラッチ回路LT1に伝達し、内部制 10 御信号CSAがハイレベルであると、内部信号X13B を反転して伝達する。 つまり、セレクタSEL1は、パ ッドF3が非接続状態NCとされると、反転内部信号X 13BすなわちXアドレス信号X13の反転信号をさら に反転して、言い換えるならばXアドレス信号X13を 反転せずにそのままラッチ回路LT1に伝達し、パッド F3が電源電圧供給用リードVCCにボンディングされ ると、内部信号X13すなわちXアドレス信号X13を 反転してラッチ回路LT1に伝達する。セレクタSEL 1によるXアドレス信号X13の伝達動作は、DRAM 20 サブチップが選択状態とされてから所定の時間が経過し 内部信号RCSがロウレベルとされることよって停止さ れる。

【0075】ラッチ回路LT1は、上記ナンドゲートN A1の出力信号の反転信号すなわち反転内部信号RSB に従って、選択的にラッチ形態とされる。すなわち、ラ ッチ回路LT1は、反転内部信号RSBがロウレベルと されるとき、言い換えるならばDRAMサブチップが選 択状態とされてから所定の時間が経過した時点で選択的 にラッチ形態とされ、セレクタSEL1を介して伝達さ 30 れる内部信号X13又は反転内部信号X13Bを保持す る。ラッチ回路LT1の出力信号は、ナンドゲートNA 2の一方の入力端子に供給される。このナンドゲートN A2の他方の入力端子には、上記ナンドゲートNA1の 出力信号すなわち内部信号RSが供給される。ナンドゲ ートNA2の出力信号は、その制御端子に上記内部制御 信号TCDを受けるトランスファゲートTG1ならびに 1個のインバータを介して出力され、内部制御信号 CS となる。なお、トランスファゲートTG1の出力端子 は、そのゲートに内部制御信号TCDの反転信号を受け 40 るNチャンネルMOSFETを介して、回路の接地電位

【0076】これらのことから、ラッチ回路LT1によって保持される内部信号X13又は反転内部信号X13 Bは、内部信号RS及び内部制御信号TCDがハイレベルとされることを条件に、言い換えるならばロウアドレスストローブ信号RASBがロウレベルとされかつパッドTCが電源電圧供給用リードVCCにボンディングされることを条件にトランスファゲートTG1を伝達され、内部制御信号CSとなる。つまり、内部制御信号C50 26

Sは、ロウアドレスストローブ信号RASBがハイレベ ルとされる間、無条件にロウレベルとされ、ロウアドレ スストローブ信号RASBがロウレベルとされてから所 定の時間が経過すると、パッドTCが電源電圧供給用リ ードVCCにポンディングされていることを条件に、X アドレス信号X13に従って選択的にハイレベル又はロ ウレベルとされる。すなわち、内部制御信号CSは、パ ッドF3が非接続状態NCとされる場合、反転内部信号 X13Bがロウレベルであることを条件に、言い換える ならばXアドレス信号X13がハイレベルであることを 条件に選択的にハイレベルとされ、パッドF3が電源電 圧供給用リードVCCにボンディングされる場合には、 内部信号X13がロウレベルであることを条件に、言い 換えるならばXアドレス信号X13がロウレベルである ことを条件に選択的にハイレベルとされる。その結果、 内部制御信号CSは、図32の条件に従って形成され、 DRAMパッケージを構成する一対のサブチップの選択 条件を決定しうるものとなる。

【0077】ところで、この実施例のDRAMサブチッ プにおいて、内部制御信号CSは、前述のように、Xア ドレス信号X13に従って選択的に形成され、このXア ドレス信号X13は、ロウアドレスストローブ信号RA SBの立ち下がりに同期して比較的早いタイミングで供 給される。しかるに、内部制御信号CSは、図4に②で 示されるように、RAS2系クロック発生部210によ る部制御信号XDGの形成を選択的に実行させ、Xアド レスデコーダ203によるワード線の選択動作を選択的 に実行させて、各サブチップを選択的に活性化するため に利用することができる。 Xアドレス信号 X13の入力 タイミングにさらに余裕がある場合、図4に①で示され るように、内部制御信号CSに従ってXプリデコーダ2 04を選択的に動作状態とし、非活性状態とされるサブ チップの消費電力をさらに10%程度削減することも可 能である。一方、Xアドレス信号X13の入力タイミン グに余裕がない場合、あるいはチップ選択信号がカラム アドレス信号すなわちΥアドレス信号の一部として供給 される場合には、DRAMパッケージを構成する2個の サブチップを同時に活性化しなくてはならず、図4に③ で示されるように、ライトアンプ218による記憶デー タの入力動作あるいはデータ出力バッファ221による 出力動作を選択的に実行できるに過ぎない。

【0078】1.6.2.その他のチップ選択方式前記実施例の128メガDRAMパッケージでは、一対のDRAMサブチップを選択アクセスするためのチップ選択信号がXアドレス信号X13として供給され、アドレス入力端子の数が実質的に1本増設される形となる。これに対処するため、図40及び図42に例示されるように、Xアドレス信号及びYアドレス信号のビット数がチップ選択信号を含めて同一のビット数となるように設定することで、DRAMパッケージの外部端子数を最適

化することが考えられる。この場合、一般的に言って、DRAMパッケージは、2のi乗のロウアドレスと2のiーk乗のカラムアドレスあるいは2のiーk乗のロウアドレスと2のi乗のカラムアドレスからなるアドレス空間を持つ2のk乗個のサブチップにより構成することが必要となり、各サブチップは、ロウアドレス信号とカラムアドレス信号との差分kビットに従って選択的にアクセスされるものとなる。

【0079】すなわち、図40の実施例では、DRAM パッケージは、そのアドレス空間が i - 1 ピットすなわ 10 ち12ビットのXアドレス信号X0~X11とiビット すなわち13ビットのYアドレス信号Y0~Y12とに よって選択的に指定される2の1乗個すなわち2個の3 2メガDRAMサブチップA及びBからなり、チップ選 択信号は、最上位ビットのXアドレス信号X12として DRAMパッケージに供給される。このとき、Xアドレ ス信号X0~X11ならびにチップ選択信号となるXア ドレス信号X12は、図4 Tに示されるように、ロウア ドレスストローブ信号RASBの立ち下がりに同期して 供給され、Yアドレス信号Y0~Y12はカラムアドレ 20 スストローブ信号CASBの立ち下がりに同期して供給 される。しかるに、内部制御信号CSは、比較的早い夕 イミングで選択的に形成できるため、サブチップA及び Bを内部制御信号CSに従って選択的に活性化すること が可能となる。その結果、DRAMパッケージとして外 部端子数を最適化しつつ、その低消費電力化を図ること ができるものである。

【0080】一方、図42の実施例では、DRAMパッ ケージは、そのアドレス空間がiビットすなわち13ビ ットのXアドレス信号X0~X12とi-1ビットすな 30 わち12ビットのYアドレス信号Y0~Y11とによっ て選択的に指定される2の1乗個すなわち2個の32メ ガDRAMサブチップA及びBからなり、チップ選択信 号は、最上位ピットのYアドレス信号Y12としてDR AMパッケージに供給される。このとき、Xアドレス信 号X0~X12は、図43及び図44に示されるよう に、ロウアドレスストローブ信号RASBの立ち下がり に同期して供給され、Yアドレス信号Y0~Y11なら びにチップ選択信号となるYアドレス信号Y12はカラ ムアドレスストローブ信号CASBの立ち下がりに同期 40 して供給される。しかるに、内部制御信号CSは、比較 的遅いタイミングで選択的に形成される結果となり、サ ブチップA及びBを内部制御信号CSに従って選択的に 活性化することはできない。この場合、ライトアンプ2 18に供給される内部制御信号WPあるいはデータ出力 バッファ221に供給される内部制御信号DOCをチッ プ選択信号すなわちΥアドレス信号Υ12に従って選択 的に形成し、記憶データの入力又は出力動作を選択的に 実行することができる。

【0081】1.7.評価

28

以上のように、この実施例のDRAMパッケージは、いわゆるダブルチップパッケージ方式を採り、配線手段となるリードフレームをはさんで対向して搭載される一対のDRAMサブチップをその基本構成とする。これらのサブチップは、チップ選択信号として供給される最上位ビットのXアドレス信号又はYアドレス信号に従って選択的に活性化されあるいは記憶データの入力又は出力動作を選択的に実行する。これらの結果、

- (1) パッケージの放熱特性や製品歩留まりを犠牲にすることなく、同一サイズの複数のサブチップを搭載しうる効果的なチップ搭載方式を実現できる。
- (2) パッケージサイズの大型化を抑制しつつ、DRA Mパッケージ等の大容量化及び低消費電力化を推進できる
- (3) ほぼ同じパッケージサイズで、1個のDRAMチップからなるパッケージの複数倍の記憶容量を有するDRAMパッケージ等を実現し、DRAMチップ等における記憶容量の限界を拡大できる。
- (4) 図45に示されるように、パッケージを1個の半導体チップで構成する場合には、信号は、抵抗Rと寄生容量Cとによって決まる比較的大きな遅延時間をもって伝達されるが、図46に例示されるように、パッケージをk個のサブチップにより構成しこれらのサブチップを選択的に活性化する場合には、抵抗R及び寄生容量Cを実質的にk分の1に削減できるため、パッケージとしての遅延時間を実質的にkの2乗分の1に削減し、その動作を高速化することができる。
- (5) 対をなすサブチップのボンディングパッドを、半 導体基板面のX軸又はY軸の中央部に直線状に配置する ことで、容易にその面対称性を実現し、従来のLOC技 術によるボンディングを利用することができる。
- (6) 対をなすサブチップを対応するリードフレームに接合した後、これらのサブチップ及びリードフレームを張合することで、従来のワイヤボンディング技術を用いて容易にダブルチップパッケージ方式を実現することができる。
- (7) リードフレームを張合する場合に、一方のリードフレームを切断して接合し、その切断部ならびに接合部を封止用樹脂の内部に保護することで、水分等の浸入を防止し、パッケージの耐久性を高めることができる。
- (8) それぞれリードフレームを介して張合された複数 対のサブチップを、その表面に直角をなす方向に積み上 げ、各リードフレームの対応するリードをそれぞれ共通 結合することで、複数対のサブチップを容易に積層化 し、パッケージの大容量化を推進することができる。
- (9) メモリパッケージを、それぞれのアドレス空間が i-kビットのロウアドレス信号とiビットのカラムア ドレス信号あるいはiビットのロウアドレス信号とikビットのカラムアドレス信号に従って選択的に指定さ ⁵⁰ れる2のk乗個のメモリサブチップによって構成し、こ

れらのサブチップをロウアドレス信号及びカラムアドレ ス信号の差分kビットに従って選択的に活性化すること で、複数のサブチップからなるメモリパッケージの低消 費電力化を推進しつつ、その外部端子数を最適化でき る。

(10) サプチップと対応するリードフレームとを接合 するための絶縁フィルムを、リードフレームの各リード にそって櫛形に切断することで、その実質的な接合面積 を削減し、温度変化にともなう絶縁フィルムの剥離を防 止できる。等の効果が得られる。その結果、DRAMパ 10 ッケージ等を基本構成とするメモリシステム等の実装効 率を高め、その低コスト化を推進できるものである。

【0082】2. パーシャルチップによる64メガDR **AMパッケージ**

前記128メガDRAMパッケージでは、そのすべての アドレス空間が正常に機能しうるいわゆるフルチップを 組み合わせることで、パッケージとしての大容量化及び 低消費電力化を推進する方法といくつかの実施例につい て述べたが、この発明によるダブルチップパッケージ方 式は、そのアドレス空間の一部が正常に機能しうるいわ 20 ゆるパーシャルチップを組み合わせてDRAMパッケー ジ等を構成し、パーシャルチップを救済する手段として 用いることもできる。

【0083】2.2.選択アクセスされる2個の64メ ガDRAMパーシャルチップによる64×ガDRAMパ ッケージ

図47には、この発明が適用された64メガDRAMパ ッケージの第1の実施例のブロック図が示されている。 また、図48及び図49には、図47のDRAMパッケ ージに含まれるXアドレスバッファ2·05及びモード設 30 定部223の一実施例の部分的な回路図が示され、図5 3には、図47のDRAMパッケージを構成する64メ ガDRAMパーシャルチップのポンディングオプション に関する一実施例の接続一覧表が示されている。これら の図をもとに、この実施例のDRAMパッケージの概要 とチップ選択の具体的な方法について説明する。なお、 以下の図において、DRAMパッケージを構成する64 メガDRAMパーシャルチップは、前記128メガDR AMパッケージを構成する64メガDRAMサブチップ を基本的に踏襲する。また、DRAMパッケージを構成 40 する一対のパーシャルチップは、前記128メガDRA Mパッケージの場合と同様に、ダブルチップパッケージ 方式によって搭載される。さらに、この章のブロック図 では、各パーシャルチップの正常でない部分が、斜線を 付して表される。

【0084】2.1.1.プロック構成 この実施例の64メガDRAMパッケージは、図47に 示されるように、それぞれのロウアドレス空間の二分の 1が正常に機能しうる2個の64メガDRAMパーシャ ルチップA及びBを基本として構成される。この実施例 50 びBは、その記憶容量が32メガビットに半減したこと

において、各パーシャルチップの正常に機能しうる部分 は、特に制限されないが、ロウアドレス空間の低アドレ ス側すなわちXアドレス信号X12がロウレベルとされ ることによって指定される部分である。パーシャルチッ プA及びBのアドレス入力パッドA0~A13は、DR AMパッケージの対応するアドレス入力端子A0~A1 3にそれぞれ共通結合され、そのデータ入力パッドDi n及びデータ出力パッドDoutは、DRAMパッケー ジのデータ入力端子Din及びデータ出力端子Dout にそれぞれ共通結合される。

【0085】パーシャルチップA及びBには、前記実施 例の64メガDRAMサブチップのモード設定用パッド に加えて、その正常に機能しうる部分を選択的に指定す るための3個のモード設定用パッドPTAならびにPT X及びPTYが設けられる。このうち、パッドPTX及 びPTYは、図53に示されるように、通常、非接続状 態NCとされ、パーシャルチップのロウアドレス空間又 はカラムアドレス空間が部分的に正常に機能する場合に おいて、それぞれ選択的に電源電圧供給用リードVCC にポンディングされる。一方、パッドPTAは、ロウア ドレス空間又はカラムアドレス空間の低アドレス側すな わちXアドレス信号X12又はYアドレス信号Y12が ロウレベルとされることによって指定される部分が正常 とされる場合に、電源電圧供給用リードVCCにポンデ ィングされ、高アドレス側すなわちXアドレス信号X1 2又はYアドレス信号Y12がハイレベルとされること によって指定される部分が正常とされる場合に、非接続 状態NCとされる。なお、ボンディングパッドTC及び F3は、前記128メガDRAMパッケージの場合と同 様に、パーシャルチップA及びBを選択的に活性化しあ るいはそのチップ選択条件を選択的に設定するために用

【0086】図47において、パーシャルチップA及び BのパッドPTA及びPTXは、ともに電源電圧供給用 リードVCCにボンディングされ、パッドPTYは非接 続状態NCとされる。このため、各パーシャルチップで は、後述するように、内部アドレス信号BX12が強制 的にロウレベルとされ、正常に機能しうる低アドレス側 のロウアドレス空間が定常的に指定される。一方、パー シャルチップA及びBでは、パッドTCがともに電源電 圧供給用リードVCCにポンディングされ、パッドF3 は、パーシャルチップA側で電源電圧供給用リードVC Cに結合され、パーシャルチップB側で非接続状態NC とされる。これにより、パーシャルチップAの内部制御 信号CSは、Xアドレス信号X12がロウレベルである ことを条件にハイレベルとされ、パーシャルチップBの 内部制御信号CSは、Xアドレス信号X12がハイレベ ルであることを条件にハイレベルとされる。

【0087】これらのことから、パーシャルチップA及

を除き、前記図1の128メガDRAMパッケージを構成する64メガDRAMサブチップA及びBと実質的に同様に機能する。その結果、図47のDRAMパッケージは、いわゆる64メガDRAMパッケージとして機能するものとなる。このとき、DRAMパッケージは、図47から明らかなように、そのすべてのアドレス空間が正常に機能しうる1個の64メガDRAMチップからなる64メガDRAMパッケージと全く同一のインタフェースを持つものとされる。また、そのリフレッシュサイクルは、同様に8キロサイクル/64msとされ、そのサテストも、同様に実施することができる。このことは、2個のパーシャルチップからなる64メガDRAMパッケージが、1個のフルチップからなる64メガDRAMパッケージに置き換え可能なことを示すものであり、こ

【0088】2.1.2.選択活性化の方法とXアドレスバッファの構成

のダブルチップパッケージ方式が、実質的に64メガD

RAMチップの製品歩留まりを高める効果を持つことを

示すものである。

図48において、各パーシャルチップのパッドF3, T 20 C, PTA及びPTXは、モード設定部223の対応する入力回路IC2ないしIC5の入力端子にそれぞれ結合され、その出力信号すなわち内部制御信号CSA, TCD, PAD及びPXDをそれぞれ選択的にハイレベル又はロウレベルとする。すなわち、内部制御信号CSA, TCD, PAD及びPXDは、対応するパッドF3, TC, PTA及びPTXが非接続状態NCとされるときそれぞれロウレベルとされ、対応するパッドが電源電圧供給用リードVCCにボンディングされるときそれぞれハイレベルとされる。内部制御信号CSA, TC 30 D, PAD及びPXDは、Xアドレスバッファ205に供給される。

【0089】一方、アドレス入力パッドA12は、図4 8に示されるように、Xアドレスバッファ205の入力 回路IC6の入力端子に結合される。入力回路IC6 は、内部制御信号RASOがハイレベルとされることで 選択的に伝達状態とされ、アドレス入力パッドA12を 介して時分割的に供給されるXアドレス信号X12をセ レクタSEL2の一方の入力端子に伝達する。セレクタ SEL2の他方の入力端子は、インバータを介してその 40 出力端子に結合され、ラッチ回路を構成する。また、セ レクタSEL2の制御端子には、内部制御信号XLが供 給される。これにより、セレクタSEL2は、内部制御 信号XLがロウレベルとされることを条件に伝達状態と され、内部制御信号XLがハイレベルとされることでラ ッチ形態とされる。このラッチ回路の反転出力信号は、 インパータによって反転された後、内部信号X12とさ れ、その非反転出力信号は、同様にインバータによって 反転された後、反転内部信号X12Bとされる。

【0090】セレクタSEL2から出力される反転内部 50

32

信号X12Bは、トランスファゲートTG2を介してナンドゲートNA5の一方の入力端子に供給され、内部信号X12は、後述するセレクタSEL3の他方の入力端子に供給されるとともに、トランスファゲートTG3を介してナンドゲートNA6の一方の入力端子に供給される。トランスファゲートTG2及びTG3の制御端子には、内部制御信号PXDが供給される。また、ナンドゲートNA5及びNA6の他方の入力端子には、内部信号X12Bは、内部制御信号PXDがロウレベルとされることを条件に、対応するナンドゲートNA5及びNA6の一方の入力端子に伝達され、さらに内部制御信号AGがハイレベルとされることを条件に、反転内部アドレス信号BX12B又は内部アドレス信号BX12となる。

【0091】ナンドゲートNA5及びNA6の一方の入 力端子と回路の電源電圧及び接地電位との間には、ナン ドゲートNA3又はNA4の出力信号又はその反転信号 を所定の組み合わせで受ける一対のPチャンネルMOS FET及びNチャンネルMOSFETからなるレベル設 定回路LS1及びLS2がそれぞれ設けられる。ナンド ゲートNA3の一方の入力端子には内部制御信号PAD が供給され、ナンドゲートNA4の一方の入力端子には その反転信号が供給される。ナンドゲートNA3及びN A4の他方の入力端子には、内部制御信号PXDが共通 に供給される。これにより、ナンドゲートNA5及びN A6の一方の入力端子は、内部制御信号PXDがロウレ ベルとされるとき、トランスファゲートTG2又はTG 3を介して伝達される反転内部信号 X12B 又は内部信 号X12に従ったレベルとなり、内部制御信号PXDが ハイレベルとされるとき、内部制御信号PADに従って 選択的にかつ強制的にハイレベル又はロウレベルとされ る。

【0092】すなわち、内部制御信号PADがロウレベ ルとされるとき、ナンドゲートNA4の出力信号がロウ レベルとなり、レベル設定回路LS1のNチャンネルM OSFETとレベル設定回路LS2のPチャンネルMO SFETが同時にオン状態となる。このため、ナンドゲ ートNA5の一方の入力端子はロウレベルとされ、ナン ドゲートNA6の一方の入力端子はハイレベルとされ る。その結果、反転内部アドレス信号 BX12 Bが強制 的にロウレベルとされ、内部アドレス信号BX12はハ イレベルのままとされる。一方、内部制御信号PADが ハイレベルとされると、ナンドゲートNA3の出力信号 がロウレベルとなり、レベル設定回路LS1のPチャン ネルMOSFETとレベル設定回路LS2のNチャンネ ルMOSFETが同時にオン状態となる。このため、ナ ンドゲートNA5の一方の入力端子はハイレベルとさ れ、ナンドゲートNA6の一方の入力端子がロウレベル とされる。その結果、内部アドレス信号 BX 12 が強制

Dがハイレベルとされると、Xアドレス信号X12に従 って選択的にハイレベル又はロウレベルとされるものと なる。すなわち、内部制御信号CSは、内部制御信号T CD及びCSAがハイレベルとされる場合、Xアドレス 信号X12と同じ論理レベルとされ、Xアドレス信号X 12がハイレベルであることを条件に選択的にハイレベ

ルとされる。一方、内部制御信号TCDがハイレベルと され内部制御信号CSAがロウレベルとされる場合に は、Xアドレス信号X12を反転した論理レベルとさ

34

れ、Xアドレス信号X12がロウレベルであることを条 件に選択的にハイレベルとされる。つまり、各パーシャ ルチップは、図53に示されるように、パッドTCが電 源電圧供給用リードVCCにボンディングされかつパッ ドPTXが非接続状態NCとされる場合には、Xアドレ ス信号X13に従って選択的に選択状態とされ、パッド・ TC及びPTXがともに電源電圧供給用リードVCCに ボンディングされる場合には、パッドPTAのボンディ ング状態に応じて、Xアドレス信号X12のハイレベル 又はロウレベルを受けて選択的に選択状態とされるもの となる。

【0096】2.2.同時アクセスされる2個の64メ ガDRAMパーシャルチップによる64メガDRAMパ ッケージ

図50には、この発明が適用された64メガDRAMパ ッケージの第2の実施例のブロック図が示されている。 また、図51及び図52には、図50のDRAMパッケ ージに含まれるYアドレスパッファ209及びモード設 定部223の一実施例の部分的な回路図が示され、図5 3には、図50のDRAMパッケージを構成する64メ ガDRAMパーシャルチップのボンディングオプション に関する一実施例の一覧表が示されている。これらの図 をもとに、この実施例のDRAMパッケージの概要とI 〇選択実行の具体的な方法について説明する。

【0097】2.2.1.ブロック構成 この実施例の64メガDRAMパッケージは、図50に 示されるように、それぞれのカラムアドレス空間の二分 の1が正常に機能しうる2個の64メガDRAMパーシ ャルチップA及びBを基本として構成される。この実施 例において、各パーシャルチップの正常に機能しうる部 分は、特に制限されないが、カラムアドレス空間の低ア ドレス側すなわち Y アドレス信号 Y 12がロウレベルと されることによって指定される部分である。パーシャル チップA及びBのアドレス入力パッドA0~A13は、 DRAMパッケージの対応するアドレス入力端子A0~ A13にそれぞれ共通結合され、そのデータ入力パッド Din及びデータ出力パッドDoutは、DRAMパッ ケージのデータ入力端子Din及びデータ出力端子Do u t にそれぞれ共通結合される。

【0098】図50において、パーシャルチップA及び BのパッドPTA及びPTYは、ともに電源電圧供給用

的にロウレベルとされ、反転内部アドレス信号BX12 Bはハイレベルのままとされる。 つまり、各パーシャル チップの内部アドレス信号BX12は、図53に示され るように、パッドPTXが電源電圧供給用リードVCC にポンディングされかつパッドPTAが非接続状態NC とされることを条件に強制的にハイレベルとされ、パッ ドPTX及びPTAがともに電源電圧供給用リードVC Cにポンディングされることを条件に強制的にロウレベ ルとされるものとなる。なお、パッドPTXが非接続状 態NCとされるとき、内部アドレス信号BX12は、X 10 アドレス信号X12に従ってハイレベル又はロウレベル とされる。

【0093】次に、アドレス入力パッドA13は、図4 9に示されるように、Xアドレスバッファ205の入力 回路IC1に結合される。この入力回路IC1は、内部 制御信号RASOがハイレベルとされることを条件に選 択的に伝達状態とされ、アドレス入力パッドA13を介 して時分割的に供給されるXアドレス信号X13を、内 部信号X13として、セレクタSEL3の一方の入力端 子に伝達する。セレクタSEL3の他方の入力端子に は、上記内部信号X12が供給される。また、セレクタ SEL3の制御端子には、内部信号PXすなわち内部制 御信号PXDが供給される。これにより、セレクタSE L3は、内部制御信号PXDがロウレベルとされると き、内部信号X13を反転内部信号X123Bとして伝 達し、内部制御信号PXDがハイレベルとされるとき、 内部信号X12を反転内部信号X123Bとして伝達す る。

【0094】反転内部信号X123Bは、セレクタSE L4の一方の入力端子に供給されるとともに、インバー 30 夕により反転された後、セレクタSEL4の他方の入力 端子に供給される。このセレクタSEL4の第1の制御 端子には、モード設定部223から内部制御信号CSA が供給され、その第2の制御端子には、ノアゲートNO 1の出力信号すなわち内部信号RCSが供給される。つ まり、セレクタSEL4は、実質的に図39のセレクタ SEL1と同様な機能を果たし、内部制御信号CSA及 び内部信号RCSに従って反転内部信号X123B又は その反転信号を選択的に内部信号PCSとしてラッチ回 路LT1に伝達するものとなる。なお、図49におい て、ナンドゲートNA1及びNA2、ノアゲートNO 1, ラッチ回路LT1ならびにトランスファゲートTG 1は、図39のナンドゲートNA1及びNA2, ノアゲ ートNO1、ラッチ回路LT1ならびにトランスファゲ ートTG1とそれぞれそのまま対応し、同様な機能を果 たす。

【0095】これらのことから、内部制御信号CSは、 内部制御信号PXDがロウレベルとされるとき、図39 の場合と同様に、Xアドレス信号X13に従って選択的 にハイレベル又はロウレベルとされ、内部制御信号PX 50

33

リードVCCにボンディングされ、パッドPTXは非接 続状態NCとされる。このため、各パーシャルチップで は、後述するように、内部アドレス信号 BY 12 が強制 的にロウレベルとされ、正常に機能しうる低アドレス側 のカラムアドレス空間が定常的に指定される。一方、パ ーシャルチップA及びBでは、パッドTCが非接続状態 NCとされ、パッドF3は、パーシャルチップA側で電 源電圧供給用リードVCCに結合され、パーシャルチッ プB側で非接続状態NCとされる。これにより、パーシ ャルチップAでは、後述するように、ライトアンプ21 10 8による記憶データの出力動作を選択的に実行するため の内部制御信号WPあるいはデータ出力バッファ221 による記憶データの出力動作を選択的に実行するための 内部制御信号DOCが、Yアドレス信号Y12がロウレ ベルであることを条件にハイレベルとされ、パーシャル チップBでは、Yアドレス信号Y12がハイレベルであ ることを条件にハイレベルとされる。

【0099】これらのことから、パーシャルチップA及 びBは、その記憶容量が32メガビットに半減されしか も常に同時アクセスされ記憶データの入力又は出力動作 20 のみを選択的に実行することを除いて、前記図1の12 8 メガDRAMパッケージを構成する64メガDRAM サブチップA及びBと実質的に同様に機能する。その結 果、図50のDRAMパッケージは、いわゆる64メガ DRAMパッケージとして機能するものとなる。このと き、DRAMパッケージは、図50から明らかなよう に、実質的にそのすべてのアドレス空間が正常に機能し うる1個の64メガDRAMチップからなる64メガD RAMパッケージと全く同一のインタフェースを持つも のとされ、そのリフレッシュサイクルも同様に8キロサ 30 イクル/64msとされる。このことは、このDRAM パッケージが、1個のフルチップからなる64メガDR AMパッケージに置き換え可能なことを示すものであ り、これによって64メガDRAMチップの実質的な製 品歩留まりが高めるられることを示すものである。な お、この実施例の場合、各サブチップにおける記憶デー タの並列テストは4ビットを単位として実行されるた。 め、DRAMパッケージ全体の並列テストに要する時間 は、1個のフルチップからなる64メガDRAMパッケ ージに比較して2倍となる。

【0100】2.2.10選択実行の方法とYアド レスパッファの構成図51において、各パーシャルチッ プのパッドF3, TC, PTA及びPTYは、モード設 定部223の対応する入力回路IC2ないしIC4なら びにIC7の入力端子にそれぞれ結合され、その出力信 号すなわち内部制御信号CSA、TCD、PAD及びP YDをそれぞれ選択的にハイレベル又はロウレベルとす る。すなわち、内部制御信号CSA, TCD, PAD及 びPYDは、対応するパッドF3, TC, PTA及びP TYが非接続状態NCとされるときそれぞれロウレベル 50 36

とされ、対応するパッドが電源電圧供給用リードVCC にポンディングされるときそれぞれハイレベルとされて る。内部制御信号CSA, TCD, PAD及びPYD は、Yアドレスバッファ209に供給される。

【0101】一方、アドレス入力パッドA12は、図5 1に示されるように、Yアドレスバッファ209の入力 回路IC6の入力端子に結合される。入力回路IC6 は、内部制御信号RASOがハイレベルとされることで 選択的に伝達状態とされ、アドレス入力パッドA12を 介して時分割的に供給されるYアドレス信号Y12をセ レクタSEL5の一方の入力端子に伝達する。セレクタ SEL5の他方の入力端子は、インバータを介してその 出力端子に結合され、ラッチ回路を構成する。また、セ レクタSEL5の制御端子には、内部制御信号YLが供 給される。これにより、セレクタSEL5は、内部制御 信号YLがロウレベルとされることを条件に伝達状態と され、内部制御信号YLがハイレベルとされることでラ ッチ形態とされる。このラッチ回路の反転出力信号は、 インバータによって反転された後、内部信号Y12とさ れ、その非反転出力信号は、同様にインバータによって 反転された後、反転内部信号Y12Bとされる。

【0102】セレクタSEL5から出力される反転内部 信号Y12Bは、後述するナンドゲートNA12の第1 の入力端子に供給されるとともに、トランスファゲート TG4を介してナンドゲートNA9の一方の入力端子に 供給される。同様に、内部信号Y12は、後述するナン ドゲートNA11の第1の入力端子に供給されるととも に、トランスファゲートTG5を介してナンドゲートN A10の一方の入力端子に供給される。トランスファゲ ートTG4及びTG5の制御端子には、内部制御信号P YDが供給される。また、ナンドゲートNA9及びNA 10の他方の入力端子には、内部制御信号AGが共通に 供給される。これにより、内部信号Y12及び反転内部 信号Y12Bは、内部制御信号PYDがロウレベルとさ れることを条件に、対応するナンドゲートNA9及びN A10の一方の入力端子に伝達され、さらに内部制御信 号AGがハイレベルとされることを条件に、反転内部ア ドレス信号BY12B又は内部アドレス信号BY12と なる。

【0103】ナンドゲートNA9及びNA10の一方の 入力端子と回路の電源電圧及び接地電位との間には、ナ ンドゲートNA7又はNA8の出力信号又はその反転信 号を所定の組み合わせで受ける一対のPチャンネルMO SFET及びNチャンネルMOSFETからなるレベル 設定回路LS3及びLS4がそれぞれ設けられる。この うち、ナンドゲートNA7の一方の入力端子には、内部 制御信号PADが供給され、ナンドゲートNA8の一方 の入力端子にはその反転信号が供給される。ナンドゲー トNA7及びNA8の他方の入力端子には、内部制御信 号PYDが共通に供給される。これにより、ナンドゲー

トNA9及びNA10の一方の入力端子は、内部制御信 号PYDがロウレベルとされるとき、トランスファゲー トTG4又はTG5を介して伝達される反転内部信号Y 12B又は内部信号Y12に従ったレベルとなり、内部 制御信号PYDがハイレベルとされるとき、内部制御信 号PADに従って選択的にかつ強制的にハイレベル又は ロウレベルとされる。

【0104】すなわち、内部制御信号PADがロウレベ ルとされるとき、ナンドゲートNA8の出力信号がロウ レベルとなり、レベル設定回路LS3のNチャンネルM 10 OSFETとレベル設定回路LS4のPチャンネルMO SFETが同時にオン状態となる。このため、ナンドゲ ートNA9の一方の入力端子はロウレベルとされ、ナン ドゲートNA10の一方の入力端子はハイレベルとされ る。その結果、反転内部アドレス信号BY12Bが強制 的にロウレベルとされ、内部アドレス信号BY12はハ イレベルのままとされる。一方、内部制御信号PADが ハイレベルとされると、ナンドゲートNA7の出力信号 がロウレベルとなり、レベル設定回路LS3のPチャン ネルMOSFETとレベル設定回路LS4のNチャンネ 20 ルMOSFETが同時にオン状態となる。このため、ナ ンドゲートNA9の一方の入力端子はハイレベルとさ れ、ナンドゲートNA10の一方の入力端子がロウレベ ルとされる。その結果、内部アドレス信号BY12が強 制的にロウレベルとされ、反転内部アドレス信号BY1 2 B はハイレベルのままとされる。 つまり、 各パーシャ ルチップの内部アドレス信号BY12は、図53に示さ れるように、パッドPTYが電源電圧供給用リードVC CにボンディングされかつパッドPTAが非接続状態N Cとされることを条件に強制的にハイレベルとされ、パ 30 ッドPTY及びPTAがともに電源電圧供給用リードV CCにポンディングされることを条件に強制的にロウレ ベルとされるものとなる。なお、パッドPTYが非接続 状態NCとされるとき、内部アドレス信号BY12は、 Yアドレス信号Y12に従ってハイレベル又はロウレベ ルとされる。

【0105】Yアドレスバッファ209は、図52に示 されるように、さらに3個の3入力ナンドゲートNA1 1~NA13を含む。このうち、ナンドゲートNA11 及びNA12の第1の入力端子には、前述のように、内 40 部信号Y12及び反転内部信号Y12Bがそれぞれ供給 され、その第3の入力端子には、内部制御信号PYDが 共通に供給される。また、ナンドゲートNA12の第2 の入力端子には、内部制御信号CSAが供給され、ナン ドゲートNA11の第2の入力端子にはその反転信号が 供給される。一方、ナンドゲートNA11の出力信号 は、ナンドゲートNA13の第1の入力端子に供給さ れ、ナンドゲートNA12の出力信号は、その第2の入 力端子に供給される。ナンドゲートNA13の第3の入 力端子には、内部制御信号PYDが供給される。ナンド 50 38

ゲートNA13の出力信号は、内部制御信号IOCとし て、WE系クロック発生部215のナンドゲートNA1 4ならびにCAS系クロック発生部213のナンドゲー トNA15の一方の入力端子に共通に供給される。この うち、ナンドゲートNA14の他方の入力端子には、W E系クロック発生部215の図示されない前段回路によ って形成される内部制御信号WPIが供給され、ナンド ゲートNA15の他方の入力端子には、CAS系クロッ ク発生部213の図示されない前段回路によって形成さ れる内部制御信号DOCIが供給される。ナンドゲート NA14の出力信号は、インバータにより反転された 後、前記内部制御信号WPとしてライトアンプ218に 供給される。同様に、ナンドゲートNA15の出力信号 は、インバータにより反転された後、前記内部制御信号 DOCとしてデータ出力バッファ221に供給される。 なお、上記内部制御信号WPIは、パーシャルチップA 及びBが書き込みモードで選択状態とされるとき所定の タイミングで一時的にハイレベルとされ、内部制御信号 DOCは、各パーシャルチップが読み出しモードで選択 状態とされるとき所定のタイミングでハイレベルとされ

【0106】これらのことから、内部制御信号IOC は、内部制御信号PYDがハイレベルとされる場合に は、内部制御信号CSAがロウレベルとされかつ内部信 号Y12がハイレベルとされることを条件に選択的にハ イレベルとされ、あるいは内部制御信号CSAがハイレ ベルとされかつ反転内部信号Y12Bがハイレベルとさ れることを条件に選択的にハイレベルとされる。内部制 御信号PYDがロウレベルとされる場合、内部制御信号 IOCは、内部制御信号CSAならびに内部信号Y12 及び反転内部信号Y12Bに関係なく、定常的にハイレ ベルとされる。そして、この内部制御信号IOCがハイ レベルとされることを条件に、内部制御信号WPが内部 制御信号WPIに従ってハイレベルとされ、内部制御信 号DOCが内部制御信号DOCIに従ってハイレベルと される。つまり、パーシャルチップA及びBは、図53 に示されるように、パッドPTYが非接続状態NCとさ れる場合には、記憶データの入力又は出力動作を所定の タイミングで常に実行するが、パッドPTYが電源電圧 供給用リードVCCにボンディングされる場合には、パ ッドF3が非接続状態NCとされるとYアドレス信号Y 12のハイレベルを受けて選択的に入力又は出力動作を 実行し、パッドF3が電源電圧供給用リードVCCにボ ンディングパッドされているとYアドレス信号Y12の ロウレベルを受けて選択的に入力又は出力動作を実行す るものとなる。

【0107】2.3.パーシャルチップによる64メガ DRAMパッケージのパリエーション

図54には、2個の64メガDRAMパーシャルチップ をもとに構成しうる64メガDRAMパッケージの一実

施例の製品一覧表が示されている。また、図55ないし図59には、図54の製品一覧表に記載される各DRAMパッケージの一実施例のブロック図がそれぞれ示されている。これらの図をもとに、2個の64メガDRAMパーシャルチップによって構成しうる64メガDRAMパッケージの種類とそれぞれの構成及び概要を説明する。なお、図55~図59のブロック図では、各パーシャルチップの正常部分とアドレス信号ならびに入力及び出力データに関する信号線のみが示される。

【0108】2.3.1. 構成しうる64メガDRAM ¹⁰ パッケージの種類

この実施例の64メガDRAMチップは、前述のよう に、パッドF1及びF2に対するポンディングが選択的 に実施されることで、64メガ×1ビット又は16メガ ×4ビットあるいは8メガ×8ビットの3種のビット構 成を採りうるとともに、パッドPTAならびにPTX又 はPTYに対するボンディングが選択的に実施されるこ とで、その低アドレス側又は高アドレス側のロウアドレ ス空間又はカラムアドレス空間が二分の1を単位して選 択的にかつパーシャルに機能しうるものとされる。さら 20 に、各パーシャルチップは、パッドTCに対するボンデ ィングが選択的に実施されることで、選択アクセスある いは同時アクセスされ、パッドF3に対するボンディン グが選択的に実施されることで、選択活性化あるいはI 〇選択実行のための選択条件が選択的に指定される。そ して、同一のビット構成とされる2個のパーシャルチッ プを組み合わせ、これらのパーシャルチップを同時に又 は選択的にアクセスすることで、図54に例示されるよ うな7種類の64メガDRAMパッケージを構成するこ とができる。なお、64メガ×1ビットのビット構成を 30 持つ2種のDRAMパッケージについては、前記図47 及び図50の実施例に相当するため、説明を割愛する。 また、これらの実施例では、すべて低アドレス側のロウ アドレス又はカラムアドレス空間が正常とされる場合に ついて示しているが、ともに高アドレス側のロウアドレ ス又はカラムアドレス空間が正常とされるものを組み合 わせてもよいし、低アドレス側及び高アドレス側のロウ アドレス又はカラムアドレス空間が正常とされるものを 任意に組み合わせることが可能であることは言うまでも ない。

【0109】2. 3. 2. 各種DRAMパッケージの概要

(1)カラムアドレス空間の半分が正常な16メガ×4 ビットのパーシャルチップ2個を同時アクセスする16 メガ×4ビットのDRAMパッケージ

16メガ×4ビットのビット構成とされかつカラムアドレス空間の二分の1が正常に機能しうる2個の64メガDRAMパーシャルチップA及びBを組み合わせ、これらのパーシャルチップを同時アクセスすることによって、図55に示されるような16メガ×4ビットの6450

メガDRAMパッケージを構成できる。このパリエーシ ョンにおいて、パーシャルチップA及びBのアドレス入 カパッドA0~A12には、13ビットのXアドレス信 号X0~X12ならびに11ビットのYアドレス信号Y 0~Y10が共通にかつ時分割的に供給され、各パーシ ャルチップのデータ入出力パッドDIO0及びDIO1 は、DRAMパッケージの対応するデータ入出力端子D IO0~DIO3にそれぞれ結合される。また、各パー シャルチップの内部アドレス信号BY10は、回路の接 地電位すなわちロウレベルに固定され、Yアドレス信号 Y10は実質的に無視される。これにより、パーシャル チップA及びBは、常に同時に選択状態とされ、記憶デ ータの入力及び出力動作を並行して実行する。その結 果、DRAMパッケージは、16メガ×4ビットのビッ ト構成を持つものとされ、4ビットの記憶データを同時. に入力又は出力する。このとき、パーシャルチップA及 びBに対するリフレッシュ動作は同様に並行して実行さ れ、DRAMパッケージとしてのリフレッシュサイクル も8キロサイクル/64msとなる。

【0110】(2) ロウアドレス空間の半分が正常な16メガ×4ビットのDRAMパーシャルチップ2個を選択アクセスする16メガ×4ビットのDRAMパッケージ

16メガ×4ビットのビット構成とされかつそのロウア ドレス空間の二分の1が正常に機能しうる2個の64メ ガDRAMパーシャルチップA及びBを組み合わせ、こ れらのパーシャルチップを選択アクセスすることによ り、図56に示されるような16メガ×4ビットの64 メガDRAMパッケージを構成できる。このパリエーシ ョンにおいて、パーシャルチップA及びBのアドレス入 カパッドA0~A12には、13ビットのXアドレス信 号X0~X12ならびに11ビットのYアドレス信号Y 0~Y10が共通にかつ時分割的に供給される。各パー シャルチップのデータ入出力パッドDIOO~DIO3 は、DRAMパッケージの対応するデータ入出力端子D IOO~DIO3にそれぞれ共通結合される。また、パ ーシャルチップAの内部制御信号CSは、Xアドレス信 号X12がロウレベルとされることを条件に選択的にハ イレベルとされ、パーシャルチップBの内部制御信号C Sは、Xアドレス信号X12がハイレベルとされること を条件に選択的にハイレベルとされる。各パーシャルチ ップの内部アドレス信号BX12は、回路の接地電位す なわちロウレベルに固定される。これらのことから、パ ーシャルチップAは、Xアドレス信号X12がロウレベ ルとされるとき選択的に選択状態とされ、記憶データの 入力又は出力動作を単独でかつ4ピット単位で実行す る。また、パーシャルチップBは、Xアドレス信号X1 2がハイレベルとされるとき選択的に選択状態とされ、 記憶データの入力又は出力動作を単独でかつ4ビット単 位で実行する。その結果、DRAMパッケージは、16

メガ×4ピットのピット構成を持つものとされ、4ピッ トの記憶データを同時に入力又は出力する。このとき、 パーシャルチップA及びBに対するリフレッシュ動作は 同様に選択的に実行されるが、各パーシャルチップのロ ウアドレス空間の二分の1が正常であることから、DR AMパッケージとしてのリフレッシュサイクルは同様に 8キロサイクル/64msとなる。

【0111】(3)カラムアドレス空間の半分が正常な 8メガ×8ビットのDRAMパーシャルチップ2個を同 時アクセスする16メガ×4ビットのDRAMパッケー 10 ジ

8メガ×8ピットのビット構成とされかつそのカラムア ドレス空間の二分の1が正常に機能しうる2個の64メ ガDRAMパーシャルチップA及びBを組み合わせ、こ れらのパーシャルチップを同時アクセスすることによっ て、図57に示されるような16メガ×4ビットの64 メガDRAMパッケージを構成できる。このバリエーシ ョンにおいて、パーシャルチップA及びBのアドレス入 カパッドA0~A12には、13ビットのXアドレス信 号X0~X12ならびに10ビットのYアドレス信号Y 20 0~Y9が共通にかつ時分割的に供給され、各サプチッ プのデータ入出力パッドDIOO~DIO3は、DRA Mパッケージの対応するデータ入出力端子DIO0~D IO3にそれぞれ結合される。また、パーシャルチップ Aの内部制御信号IOCは、Yアドレス信号Y9がロウ レベルとされることを条件に選択的にハイレベルとさ れ、パーシャルチップBの内部制御信号IOCは、Yア ドレス信号Y9がハイレベルとされることを条件に選択 的にハイレベルとされる。各パーシャルチップの内部ア ドレス信号BY9は、回路の接地電位すなわちロウレベ 30 ルに固定される。これにより、パーシャルチップA及び Bは、常に同時に選択状態とされ、4ビットの記憶デー タの入力又は出力動作をYアドレス信号 Y9に従って選 択的に実行する。その結果、DRAMパッケージは、1 6メガ×4ビットのビット構成を持つものとされ、4ビ ットの記憶データを同時に入力又は出力する。このと き、サブチップA及びBに対するリフレッシュ動作は同 様に並行して実行されるため、DRAMパッケージとし てのリフレッシュサイクルも8キロサイクル/64ms

【0112】(4)カラムアドレス空間の半分が正常な 8メガ×8ビットのDRAMパーシャルチップ2個を同 時アクセスする8メガ×8ビットのDRAMパッケージ 8 メガ×8 ビットのビット構成とされかつそのカラムア ドレス空間の二分の1が正常に機能しうる2個の64メ ガDRAMパーシャルチップA及びBを組み合わせ、こ れらのサブチップを同時アクセスすることによって、図 58に示されるような8メガ×8ピットの64メガDR AMパッケージを構成できる。このバリエーションにお いて、パーシャルチップA及びBのアドレス入力パッド 50 42

A0~A12には、13ビットのXアドレス信号X0~ X12ならびに10ビットのYアドレス信号Y0~Y9 が共通にかつ時分割的に供給され、そのデータ入出力パ ッドDIO0~DIO3は、DRAMパッケージの対応 するデータ入出力端子DIO0~DIO3ならびにDI O4~DIO7にそれぞれ結合される。また、各パーシ ャルチップの内部アドレス信号BY9は、回路の接地電 位すなわちロウレベルに固定され、Yアドレス信号Y9 は実質的に無視される。これにより、パーシャルチップ A及びBは常に同時に選択状態とされ、4ビットの記憶 データの入力又は出力動作を並行して実行する。その結 果、DRAMパッケージは、8メガ×8ビットのビット 構成を持つものとされ、8ビットの記憶データを同時に 入力又は出力する。このとき、DRAMパッケージとし てのリフレッシュサイクルは、パーシャルチップA及び Bのリフレッシュ動作が同様に並行して実行されること から、8キロサイクル/64msとなる。

【0113】(5)ロウアドレス空間の半分が正常な8 メガ×8ビットのDRAMパーシャルチップ2個を選択 アクセスする8メガ×8ビットのDRAMパッケージ 8メガ×8ピットのビット構成とされかつロウアドレス 空間の二分の1が正常に機能しうる2個の64メガDR AMパーシャルチップA及びBを組み合わせ、これらの パーシャルチップを選択アクセスすることによって、図 59に示されるような8メガ×8ビットの64メガDR AMパッケージを構成できる。このパリエーションにお いて、パーシャルチップA及びBのアドレス入力パッド A0~A12には、13ビットのXアドレス信号X0~ X12ならびに10ビットのYアドレス信号Y0~Y9 が共通にかつ時分割的に供給され、そのデータ入出力パ ッドDIOO~DIO7は、DRAMパッケージの対応 するデータ入出力端子DIOO~DIO7にそれぞれ共 通結合される。また、パーシャルチップAの内部制御信 号CSは、Xアドレス信号X12がロウレベルとされる ことを条件に選択的にハイレベルとされ、パーシャルチ ップBの内部制御信号CSは、Xアドレス信号X12が ハイレベルとされることを条件に選択的にハイレベルと される。各パーシャルチップの内部アドレス信号BX1 2は、回路の接地電位すなわちロウレベルに固定され る。これにより、パーシャルチップAは、Xアドレス信 号X12がロウレベルとされるとき選択的に選択状態と され、記憶データの入力又は出力動作を単独でかつ8ビ ット単位で実行する。また、パーシャルチップBは、X アドレス信号X12がハイレベルとされるとき選択的に 選択状態とされ、記憶データの入力又は出力動作を単独 でかつ8ビット単位で実行する。その結果、DRAMパ ッケージは、8メガ×8ピットのビット構成を持つもの とされ、8ビットの記憶データを同時に入力又は出力す る。このとき、パーシャルチップA及びBに対するリフ レッシュ動作は同様に選択的に実行されるが、各パーシ ャルチップのロウアドレス空間の二分の1が正常であることから、DRAMパッケージとしてのリフレッシュサイクルは8キロサイクル/64m8 となる。

【0114】2.4.評価

以上のように、この実施例の64メガDRAMパッケージは、そのロウアドレス又はカラムアドレス空間の二分の1が正常に機能しうる2個の64メガDRAMパーシャルチップをダブルチップパッケージ方式によって1個のパッケージに搭載することによって構成される。DRAMパッケージを構成する2個のパーシャルチップは、所定のボンディングが選択的に実施されることで、その正常に機能しえない部分が選択的に無効とされ、正常に機能しうる部分の選択条件が選択的に設定される。これらの結果、

(1) その一部が正常に機能しえないDRAMチップを 組み合わせて、そのアドレス空間のすべてが正常に機能 しうる1個のフルチップで構成されたDRAMパッケー ジと同一のインタフェースを有し、このようなDRAM パッケージと互換性を有するDRAMパッケージを構成 できる。

(2)図60に例示されるように、その一部が正常に機能しえないDRAMチップをパーシャルチップとして利用し、救済できるため、DRAMチップの製品歩留まりを高めることができる。例えば、図60の場合、その一部が正常でないDRAMチップを利用しない従来の方法では、1枚のウェハから45個の64メガDRAMパッケージを得ることができるが、2個のパーシャルチップをダブルチップパッケージ方式によって組み合わせた場合、合計75個の64メガDRAMパッケージを得ることができる。その結果、相応してDRAMチップの製品30歩留まりを高め、DRAMパッケージの低コスト化を図ることができる。

(3) 所定のポンディングが選択的に実行されることで、各パーシャルチップの正常に機能しえない部分を選択的に無効とし、正常に機能しうる部分の選択条件を選択的に設定することができるため、例えば同じ部分が正常に機能しえないパーシャルチップ等を任意に組み合わせて利用できる。等の効果が得られるものとなる。

【0115】3. ダブルチップパッケージ方式の応用例 これまでの実施例では、いずれも同一の機能を有しかつ 40 同一の条件で形成される複数のサブチップ又はパーシャルチップを組み合わせて1個のDRAMパッケージを構成する場合について述べてきたが、パッケージを構成する複数の半導体チップは、同一の機能を持つものである必要はないし、同一の条件で製造されるものである必要もない。以下、異なる複数の半導体チップを組み合わせたダブルチップパッケージ方式の応用例とその概要について説明する。

【0116】3.1.DRAMパッケージの機能別チップ分割

44

図61には、異なる2個の半導体チップからなるDRA Mパッケージの第1の実施例のブロック図が示されてい る。図61において、DRAMパッケージ310は、2 個のサブチップ310A (第1のサブチップ) 及び31 0B (第2のサブチップ) を基本構成とする。このう ち、サブチップ310Aは、特に制限されないが、メモ リアレイ201とワードドライバ202, Xアドレスデ コーダ203, Xプリデコーダ204, Xアドレスバッ ファ205、センスアンプ206、Yアドレスデコーダ 207, Yプリデコーダ208, ライトアンプ218, データ入力バッファ219、メインアンプ220及びデ ータ出力バッファ221を含み、比較的集積度の高いプ ロックから構成される。このため、サブチップ310A は、アレイサブチップと称され、いわゆる 0.5μ (ミ クロン)プロセスの製造工程によって形成される。一 方、サブチップ310Bは、RAS2系クロック発生部 210, RAS1系クロック発生部211, RASバッ ファ212, CAS系クロック発生部213, CASバ ッファ214、WE系クロック発生部215、WEバッ ファ216,降圧部222及びモード設定部223等の いわゆる間接周辺回路を含み、比較的集積度の低いブロ ックから構成される。このため、サブチップ310B は、制御回路サブチップと称され、いわゆる 0.8μ プ ロセスの製造工程によって形成される。

【0117】サブチップ310A及び310Bは、ダブルチップパッケージ方式によって一体化され、1個のDRAMパッケージを構成する。このとき、これらのサブチップは、それぞれ複数のパッドを介するワイヤボンディングによってDRAMパッケージの外部端子に結合されるとともに、他の複数のパッドを介するワイヤボンディングによって互いに結合される。

【0118】このように、DRAMパッケージを構成す る複数のブロックを、その集積度や製造プロセスに従っ て複数のサブチップに機能分割し、これらのサブチップ をダブルチップパッケージ方式によって一体化すること で、DRAMパッケージの最適機能分割を図りつつ、製 造工程の簡素化を図ることができる。なお、サブチップ 310A及び310Bは、その集積度や製造プロセスが 異なることから、それぞれ異なる製品歩留まりを呈す る。従来のように、これらのプロックを1個の半導体チ ップに納めた場合、サブチップ310Bに含まれ比較的 高いことを期待できるブロックの製品歩留まりが、サブ チップ310Aに含まれ比較的低い製品歩留まりのプロ ックによって低くされる。この実施例のように、異なる 製品歩留まりを呈するブロックを2個の半導体チップに 納め、これらの半導体チップをダブルチップパッケージ 方式によって一体化することで、DRAMパッケージと しての総合的な製品歩留まりを高めることができるもの となる。

50 【0119】3. 2. DRAMパッケージのピット別チ

ップ分割

図62には、異なる2個の半導体チップからなるDRA Mパッケージの第2の実施例のブロック図が示されている。図61において、DRAMパッケージ311は、2個のサブチップ311A(第3のサブチップ)及び311B(第4のサブチップ)を基本構成とする。このうち、サブチップ311Aは、いわゆる8メガ×8ビットのビット構成を有する比較的集積度の高いDRAMチップであり、 0.5μ プロセスの製造工程により形成される。一方、サブチップ311Bは、いわゆる8メガ×1 10ビットのビット構成を有する比較的集積度の低いDRA Mチップであり、 0.8μ プロセスの製造工程により形成される。

【0120】サブチップ311A及び311Bは、ダブルチップパッケージ方式によって一体化され、1個のDRAMパッケージを構成する。このとき、これらのサブチップのアドレス入力パッドA0~A12は、DRAMパッケージのアドレス入力端子A0~A12にそれぞれ共通結合される。また、サブチップ311Aのデータ入出力パッドDIO0~DIO7は、DRAMパッケージの対応するデータ入出力端子DIO0~DIO7にそれぞれ結合され、サブチップ311Bのデータ入出力パッドDIOは、例えばDRAMパッケージのパリティビット用データ入出力端子に結合される。

【0121】このように、DRAMパッケージを構成する複数のプロックを、記憶データの所定ビットに対応して分割し、これらのサブチップをダブルチップパッケージ方式によって一体化することで、例えば一般的でないビット構成のDRAMパッケージを容易に実現することができる。また、サブチップ311Bに代えて、サブチップ311Aと同一の製造プロセスによって形成されたパーシャルチップを用いることで、パーシャルチップの救済が可能となる。

【0122】3. 3. マイクロコンピュータパッケージ の機能別チップ分割

図64には、異なる2個の半導体チップからなるマイクロコンピュータパッケージの一実施例のブロック図が示されている。図64において、マイクロコンピュータパッケージ320は、2個のサブチップ320A(第5のサブチップ)及び320B(第6のサブチップ)を基本構成とする。このうち、サブチップ320Aは、データRAM(データROM)321及びインストラクションROM322を含み、比較的集積度の高いブロックから構成される。このため、サブチップ320Aは、いわゆるメモリサブチップと称され、 0.5μ プロセスの製造工程によって形成される。一方、サブチップ320Bは、算術論理演算ユニット327及び乗算ユニット325と、汎用レジスタ323,RAMポインタ(ROMポインタ)324、内部パス326、乗算ユニット出力レジスタ328、アキュムレータ329、コントロール 50

46

(タイミング) ロジック330、プログラムカウンタ331、IOVジスタ332及びIOパッファ333を含み、比較的集積度の低いプロックから構成される。このため、サブチップ320Bは、ALUサブチップと称され、0.8 μ プロセスの製造工程によって形成される。【0123】サブチップ320A及び320Bは、ダブルチップパッケージ方式によって一体化され、1個のマイクロコンピュータパッケージを構成する。このとき、これらのサブチップは、それぞれ複数のパッドを介するワイヤボンディングによってマイクロコンピュータパッケージの外部端子に結合されるとともに、他の複数のパッドを介するワイヤボンディングによって互いに結合される。

【0124】このように、マイクロコンピュータパッケージを構成する複数のブロックを、その集積度や製造プロセスに従って複数のサブチップに機能分割し、これらのサブチップをダブルチップパッケージ方式によって一体化することで、マイクロコンピュータパッケージの最適機能分割を図りつつ、製造工程の簡素化を図ることができる。また、サブチップ320A及び320Bは、その集積度や製造プロセスが異なることでそれぞれ異なる製品歩留まりを呈するが、図63に示されるように、これらのブロックが1個の半導体チップ内に構成される従来のマイクロコンピュータパッケージとしての総合的な製品歩留まりは高められるものとなる。

【0125】以上、本発明者によってなされた発明を複 数の実施例に基づき具体的に説明したが、この発明は、 上記実施例に限定されるものではなく、その要旨を逸脱 しない範囲で種々変更可能であることは言うまでもな い。例えば、図1を初めとするDRAMパッケージのブ ロック図において、サブチップの記憶容量やそのビット 構成は任意に設定できるし、DRAMパッケージとして の記憶容量及びビット構成も任意である。すなわち、例 えば、2個の32メガDRAMサブチップをもとに64 メガDRAMパッケージを構成することができるし、2 個の128メガDRAMサブチップをもとに256メガ DRAMパッケージを構成することもできる。また、各 サブチップ及びDRAMパッケージのビット構成は、例 えば×16又は×32ビット構成にすることも可能であ る。このように多ビット化されたDRAMパッケージで は、例えば2個のサブチップを同時アクセスし並行して 記憶データの入力又は出力動作を実行することで、各サ ブチップ上に形成されるボンディングパッドの数を相当 削減することができる。DRAMパッケージ及びDRA Mサブチップは、アドレスマルチプレクス方式を採るこ とを必要条件としないし、そのプロック構成も、これら の実施例による制約を受けない。また、DRAMパッケ ージ及びDRAMサブチップのリフレッシュサイクルや 並列テスト及び高速カラムモード等も、その方式や種類

等において任意である。図5及び図6において、DRA Mサブチップのメモリアレイの分割方法は、他の種々の 実施形態を採りうるし、そのレイアウト及びアドレス割 り付けも同様である。また、半導体基板面に設けられる ボンディングパッドの配置は、面対称に配置されること を条件に、種々の実施例が考えられる。図13ないし図 18において、DRAMパッケージは、SOJ以外の任 意のパッケージ形態を採りうるし、その具体的な構造も これらの実施例による制約を受けない。図19ないし図 23において、ダブルチップパッケージ方式を用いたD 10 RAMパッケージの製造工程は、ほんの一例であって、 これらの製造工程によって発明がなんら制限を受けるも のではない。図47を初めとする64メガDRAMパッ ケージのブロック図において、パーシャルチップは、例 えばロウアドレス又はカラムアドレスの4分の1が正常 に機能しうるものとしてもよい。この場合、正常な部分 を指定するためのパッドや選択条件を設定するためのパ ッド等を、これに対応して設けなくてはならない。図3 9、図48、図49、図51及び図52の回路図におい て、Xアドレスバッファ及びYアドレスバッファ等の論 20 理構成は、これらの実施例による制約を受けないし、電 源電圧の組み合わせや極性ならびにMOSFETの導電 型等も種々の実施形態を採りうる。図61において、D RAMパッケージの機能分割は、例えばXアドレスバッ ファ205及びYアドレスバッファ209等をサブチッ プ310B側に含ませる等、任意である。図64におい て、マイクロコンピュータのブロック構成はこの実施例 による制約を受けないし、その機能分割も任意である。

【0126】以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野であるDR 30 AMパッケージ及びマイクロコンピュータパッケージに適用した場合について説明したが、それに限定されるものではなく、例えば、スタティック型RAM等を基本構成とする各種メモリパッケージやゲートアレイ集積回路等を基本構成とする各種ディジタル集積回路パッケージ等にも適用できる。この発明は、少なくとも複数の半導体チップからなる半導体装置ならびにこのような半導体装置を含むディジタルシステム等に広く適用できる。

[0127]

【発明の効果】本願において開示される発明のうち代表 40 的なものによって得られる効果を簡単に説明すれば、下記の通りである。同一の構成にされた第1と第2のメモリチップの各々に対応して第1のリードと第2のリードを設け、かかる第1と第2のリードのうちアドレス端子及び制御端子の対応するもの同士を上下に重ね合わせて共通接続し、データ入出力端子をそれぞれ独立に分離させた状態で上記第1と第2のメモリチップを1つのパッケージに収納することにより、簡単な構成で2倍の記憶容量を持つ半導体装置を得ることができる。

【図面の簡単な説明】

48

【図1】この発明が適用された128メガDRAMパッケージの第1の実施例を示すプロック図である。

【図2】図1のDRAMパッケージの一実施例を示すタイミング図である。

【図3】図1のDRAMパッケージを構成する64メガ DRAMサブチップの一実施例を示す標準仕様図である。

【図4】図3のDRAMサブチップの一実施例を示すブロック図である。

【図5】図4のDRAMサプチップの一実施例を示す基 板配置図である。

【図6】図4のDRAMサブチップの一実施例を示すアドレス割り付け図である。

【図7】この発明が適用された128メガDRAMパッケージのバリエーションを示す一実施例の製品一覧図である。

【図8】この発明が適用された128メガDRAMパッケージの第2の実施例を示すブロック図である。

【図9】この発明が適用された128メガDRAMパッケージの第3の実施例を示すプロック図である。

【図10】この発明が適用された128メガDRAMパッケージの第4の実施例を示すプロック図である。

【図11】この発明が適用された128メガDRAMパッケージの第5の実施例を示すブロック図である。

【図12】この発明が適用された128メガDRAMパッケージの第6の実施例を示すプロック図である。

【図13】図1のDRAMパッケージの一実施例を示す 断面斜視図である。

【図14】図13のDRAMパッケージの一実施例を示す平面図である。

【図15】図14のDRAMパッケージの一実施例を示すA-B断面構造図である。

【図16】図14のDRAMパッケージの一実施例を示すC-D切開平面図である。

【図17】図14のDRAMパッケージの第1の実施例を示すE-F切開平面図である。

【図18】図14のDRAMパッケージの第2の実施例を示すE-F切開平面図である。

【図19】図13のDRAMパッケージの第1の製造工程を示す工程処理図である。

【図20】図13のDRAMパッケージの第2の製造工程を示す工程処理図である。

【図21】図13のDRAMパッケージの第3の製造工程を示す工程処理図である。

【図22】図13のDRAMパッケージの第4の製造工程を示す工程処理図である。

【図23】図13のDRAMパッケージの第5の製造工程を示す工程処理図である。

【図24】図13のDRAMパッケージに用いられるリ 50 ードフレーム及び絶縁フィルムの一実施例を示す平面図 である。

【図25】この発明が適用されたDRAMパッケージの 第2の実施例を示す断面構造図である。.

【図26】この発明が適用されたDRAMパッケージの第3の実施例を示す断面構造図である。

【図27】この発明が適用されたDRAMパッケージの 第4の実施例を示す断面構造図である。

【図28】この発明が適用されたDRAMパッケージの 第5の実施例に含まれるリードフレームの一実施例を示 す平面図である。

【図29】図28のDRAMパッケージの一実施例を示す断面構造図である。

【図30】この発明が適用されたDRAMパッケージの第6の実施例を示す断面構造図である。

【図31】この発明が適用されたDRAMパッケージの第7の実施例を示す断面構造図である。

【図32】図3のDRAMサブチップのボンディングオプションを示す一実施例の接続一覧表である。

【図33】図1のDRAMパッケージの一実施例を示す パッド接続図である。

【図34】図8のDRAMパッケージの一実施例を示す パッド接続図である。

【図35】図9のDRAMパッケージの一実施例を示す パッド接続図である。

【図36】図10のDRAMパッケージの一実施例を示すパッド接続図である。

【図37】図11のDRAMパッケージの一実施例を示すパッド接続図である。

【図38】図12のDRAMパッケージの一実施例を示すパッド接続図である。

【図39】図4のDRAMサブチップに含まれるXアドレスバッファの一実施例を示す部分的な回路図である。

【図40】この発明が適用された128メガDRAMパッケージの第6の実施例を示すブロック図である。

【図41】図40のDRAMサブチップの一実施例を示すタイミング図である。

【図42】この発明が適用された128メガDRAMパッケージの第7の実施例を示すブロック図である。

【図43】図42のDRAMサブチップの書き込みモードの一実施例を示すタイミング図である。

【図44】図42のDRAMサブチップの読み出しモードの一実施例を示すタイミング図である。

【図45】従来のDRAMパッケージの一実施例を示す 部分的な信号系統図である。

【図46】図1のDRAMパッケージの一実施例を示す 部分的な信号系統図である。

【図47】2個のDRAMパーシャルチップからなる6 4メガDRAMパッケージの第1の実施例を示すブロック図である。

【図48】図47のDRAMパッケージに含まれるXア 50

50

ドレスバッファの部分的な回路図である。

【図49】図47のDRAMパッケージに含まれるXアドレスバッファの他の部分的な回路図である。

【図50】2個のDRAMパーシャルチップからなる6 4メガDRAMパッケージの第2の実施例を示すブロッ ク図である。

【図51】図50のDRAMパッケージに含まれるYアドレスパッファの部分的な回路図である。

【図52】図50のDRAMパッケージに含まれるYア ドレスパッファの他の部分的な回路図である。

【図53】図47及び図50のDRAMパーシャルチップのポンディングオプションを示す一実施例の接続一覧表である。

【図54】2個のDRAMパーシャルチップからなる6 4メガDRAMパッケージのバリエーションを示す一実 施例の製品一覧表である。

【図55】2個のDRAMパーシャルチップからなる6 4メガDRAMパッケージの第3の実施例を示すブロッ ク図である。

【図56】2個のDRAMパーシャルチップからなる6 4メガDRAMパッケージの第4の実施例を示すブロック図である。

【図57】2個のDRAMパーシャルチップからなる6 4メガDRAMパッケージの第5の実施例を示すブロッ ク図である。

【図58】2個のDRAMパーシャルチップからなる6 4メガDRAMパッケージの第6の実施例を示すブロッ ク図である。

【図59】2個のDRAMパーシャルチップからなる6 4メガDRAMパッケージの第7の実施例を示すブロッ ク図である。

【図60】DRAMチップが形成されるウェハの一実施例を示す平面図である。

【図61】機能分割された2個のサブチップからなるDRAMパッケージの一実施例を示すブロック図である。

【図62】ビット分割された2個のサブチップからなる DRAMパッケージの一実施例を示すブロック図であ る。

【図63】従来のマイクロコンピュータパッケージの一 実施例を示すブロック図である。

【図64】機能分割された2個のサブチップからなるマイクロコンピュータパッケージの一実施例を示すブロック図である。

【図65】従来のDRAMパッケージの一例を示す基板 平面図である。

【図66】従来のDRAMパッケージの他の一例を示す 断面構造図である。

【図67】従来のDRAMパッケージのさらに他の一例を示す断面構造図である。

【符号の説明】


วบ

1・・・DRAMパッケージ、1A~1N・・・サブチ ップ、2・・・モールド樹脂(樹脂封止型パッケー ジ)、 $3 \cdot \cdot \cdot \cdot$ リードフレーム、3A, $3A1 \sim 3A$ 2. 3Aa~3Ab···インナーリード、3B··· アウターリード、3C・・・チップ支持用リード、4・ ・・絶縁フィルム、5、8・・・ボンディングワイヤ、 6,10···ハンダバンプ、7A~7B···配線基 板、9・・・モールド樹脂、11・・・メタライズ部。 20・・・ヒータープレス、21・・・レーザ装置、2 2・・・YAGレーザビーム。201・・・メモリアレ 10 イ、202・・・ワードドライバ、203・・・Xアド レスデコーダ、204・・・Xプリデコーダ、205・ ・・Xアドレスバッファ、206・・・センスアンプ、 207・・・Yアドレスデコーダ、208・・・Yプリ デコーダ、209・・・Yアドレスバッファ、210・ ・・RAS2系クロック発生部、211・・・RAS1 系クロック発生部、212···RASバッファ、21 3・・・CAS系クロック発生部、214・・・CAS バッファ、214・・・WE系クロック発生部、216*

*・・・WEパッファ、217・・・コモンIO線、21 8・・・ライトアンプ、219・・・データ入力バッフ ァ、220・・・メインアンプ、221・・・データ出 カバッファ、222・・・降圧部、223・・・モード 設定部。310,311・・・DRAMパッケージ、3 10A~310B, 311A~311B···DRAM サブチップ、320・・・マイクロコンピュータパッケ ージ、320A・・・ALUサブチップ、320B・・ ・メモリサブチップ、321···データRAM (デー タROM)、322・・・インストラクションROM、 323・・・汎用レジスタ、324・・・RAMポイン タ (ROMポインタ)、325・・・乗算ユニット、3 26・・・内部バス、327・・・算術論理演算ユニッ ト、328・・・乗算ユニット出力レジスタ、329・ ・・アキュムレータ、330・・・コントロール(タイ) ミング) ロジック、331・・・プログラムカウンタ、 332···IOレジスタ、333···IOバッフ ア。

[図2]

[図3]



【図7】

(37)

128メポDRAMパッケージのパリエーション


641#DF	AMサブ:	トップ	128/#1	ケージ	億考		
ナー円接政	らり構成	アクセス	9—福政	どっト構成	対応区	W -5	
6411	×1	選択	1281#	×1	図1		
64**	×1	同時	6411	× 2	図8		
16**	×4	遊欠	321#	×4	超 9		
161#	×4	同時	161#	×8	图10		
8 * #	×8	遊沢	161#	×8	图11		
81#	×8	同時	81#	×16	2512	_	

[233]

6 4メガDRAMサブチップ標準仕様


項	Ħ		仕 4	a .			
ピット構収		6 4 × # 7 - F × 1 × - F	16×27	i	×	ワード.: ァト	
チップ		X 1 3	-X 1 3		X 1 3		
アドレス	פ ש	X0~X12	· x 0 ~ x	1 2	x0~x12		
	カラム	Y 0~Y 1 2	Y 0 ~ Y	10	Y 0 ~	Y 9	
15 7	7-9	3267	SOJ	300×	8 5 0 m	1.1	
使用ピン数		2322	26 ピ	y	3 2	ピン	
		クロック:3 アドレス:14 I/O:2 電線:4	クロック アドレス 1/0 電面	1 4	1/	7:4 2:14 0:8 2:6	
リフレ・	, 2 =	8192719N/64ms .					
磁準並3	ラスト	8ピット並列処理(全1/0間一データ出力)					
高速カラムモード		Past Page Static Column Nibble	Fast Past Past Co			Page Column	
		FPAUSC*	ードのカラム	なられる	大8 4 5	ピット	

【図1】




【図8】

[図9]





【図4】



【図5】


【図6】






[2] 13]

【図12】




【図14】





【図19】






【図13】







【図15】



【図20】




【図16】




【図18】

[E 18]




【図17】

[四17]




【図21】

[22 2 1]




【図23】

[2 2 3] 工程5:リード成形




【図24】




【図25】

[図25]



【図30】

F EN 3 0 3





【図26】

[図27]


[図27]

[数26]





【図28】





【図29】

【図31】

[229]







【図32】

DE 321

64メガDRAMサブチップのボンディングオブション

F1	F 2	F 3	тс	で施設	5/建议	入出力箱子
VCC	ROC	-	NC	×1	常時選択	Din/Dout
VCC	NC		NC	×4	常時選択	0100~0103
NC	NC		NC	×8	常時選択	D100~0107
		RC	VCC		**13-8で選択	
		VCC	yoc.		加多しで選択	

NC NO COMMENT


-- DON'T CAR

[Ø39]

【図33】


【図39】

RASO




【図34】


(E234)




【図40】



【図35】







[M 4 6]

【図44】

【図46】






【図45】

(00を出し)

[24 4 5]

DOC(17/1/B)




【図53】

[253]


64メガDRAMペーシャルチップのボンディングオプション

P3	IC	PTA	PTX	PTY	BX12	BY12	55万建汉	I OSHF
	BC	-	NC	NC	X12	¥12	常時選択	常等支行
IIC	8		NC	NC	¥12	Y12	XI3-II-CEER	常均英行
VOC	VCC		HC.	NC	X12	Y12	XL3-Lで選択	常均支行
RC	VC	NC	ACC	NC	H固定	¥12	X12-8"で選択	常转支行
NC	VCC	VCC	WCC	MC	し固定	Y12	X12-B CXBR	常時支行
VCC	VCC	HC	ACC	NC	H固定	Y12	102-1で選択	常時実行
YCC	¥CC	B	VCC	NC	L固定	¥12	XI2-Lで選択	常時期行
HC.	NC	NC	NC	WCC	X12	H固定	常時遊跃	Y12-#で実行
MC	HC	VCC	RC	ACC	X12	L固定	常時遊択	Y12-8で実行
900	NC	NC	MC	νOC	X12	HEE	常時選択	Y12-Lで実行
VOC	AC	800	HC	35	X12	山田定	常時選択	112-L CX



[図48]






RASO NATURE RESERVE RE

【図50】

【図54】




(E354)


64メガDRAMパッケージのパリエーション

6411	DRAM	ベーシャル	チップ	6 4メガDRAMパッケージ			Jan 19
ケード構成	じっト権収	正常部分	77tZ	7-F接収	ピット構成	対这図	領考
32メガ	×1	אַלים	選択	64*#	×1	图47	
321#	×1	カラム光	同時	641#	×1	12150	I O透釈訳行
16**	× 2	カラム%	印诗	16メポ	×4	图55	1 〇同時実行
8 × ×	×4	אלים	選択	16**	×4	图56	
8×*	×4	カラム%	冏号	161#	×4	図57	I O選択表行
8×*	×4	カラムゾ	高時	8 % #	×8	⊠ 58	I O同時支行
4メガ	×8	₽9¼.	规数	8 * #	×8	図59	


【図51】




【図52】



【図55】




【図56】




【図57】





【図59】



64メガDRAMパッケージ (8メガ×8ビット) DI00~D107

(**2**59]


D107.00 < DIO0~DIO7 64メガバーシャルチップA 64メガペーシャルチップB (4×8×35) (4×8×86) **欠陷部分** CS X0~X11 BX12 Y0~Y9 CS X0~X11 BX12 Y0~79 X12 1 X1284 A0~ A12

【図65】

D216 0 1


【図60】

【图65】




良品数(64メガ相当編数)

粉粉粉 弦: 75個



【図61】





【図66】

【図67】

[図67]









©≊163]


【図62】

【図63】



【図64】





フロントページの続き

(72) 発明者 石原 政道

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72) 発明者 山口 泰紀

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72) 発明者 笠間 靖裕

東京都小平市上水本町5丁目20番1号 株

式会社日立製作所武蔵工場内

(72) 発明者 宇田川 哲

東京都小平市上水本町5丁目20番1号 株

式会社日立製作所武蔵工場内

(72) 発明者 宮本 英治

東京都小平市上水本町5丁目20番1号 株

式会社日立製作所武蔵工場内.

(72) 発明者 松野 庸一

東京都小平市上水本町5丁目20番1号.株

式会社日立製作所武蔵工場内

(72) 発明者 佐藤 博

東京都小平市上水本町5丁目20番1号 株

式会社日立製作所武蔵工場内

(72) 発明者 野副 敦史

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内